电平位移器制造技术

本发明专利技术实施例涉及一种电平位移器，其包括：输入端，其在输入电压域中操作；及输出端，其用于在输出电压域中输出输出信号。所述电平位移器进一步包含反相器电路，所述反相器电路在所述输入电压域中操作用于使输入信号反相以产生经反相的输入信号。所述电平位移器还包含中间电路，所述中间电路在中间电压域中操作用于产生中间信号。输出缓冲器电路至少部分基于所述经反相的输入信号及所述中间信号而产生所述输出信号。

【技术实现步骤摘要】
电平位移器
本公开涉及半导体装置且更确切来说涉及能够达成输入电压域与输出电压域之间的增大电压差的电平位移器半导体装置。
技术介绍
电平位移器是能够在第一电压域中接收数字输入信号且在第二电压域中输出对应数字信号的半导体装置。第二电压域可高于或低于第一电压域。通常，在电路中具有不同电压需求的电路部分之间利用此电平位移器。以此方式，能够在较低电压域中操作的电路部分在所述较低电压域下操作，且被要求在较高电压域下操作的电路部分可在所述较高电压域内操作。电平位移器与两个电路部分介接，因此其可彼此通信。
技术实现思路
本专利技术的实施例涉及一种电平位移器，其包括：输入端，其在输入电压域中操作；反相器电路，其在所述输入电压域中操作用于使输入信号反相以产生经反相的输入信号；中间电路，其在中间电压域中操作用于产生中间信号；输出缓冲器电路，其用于至少部分基于所述经反相的输入信号及所述中间信号而产生输出信号；及输出端，其用于在输出电压域中输出输出信号。本专利技术的实施例涉及一种电平位移器，其包括：反相器电路，其在输入电压域中操作用于使输入信号反相以产生经反相的输入信号；中间电路，其用于接收所述输入信号且在中间电压域中产生中间信号，所述中间电路包括两个下拉NMOS晶体管、两个交叉耦合PMOS晶体管及所述下拉NMOS晶体管与所述交叉耦合PMOS晶体管之间的堆叠式PMOS晶体管；及输出缓冲器电路，其用于至少部分基于所述经反相的输入信号及所述中间信号而在输出电压域中产生输出信号，所述输出缓冲器电路包括至少两个输入端、两个堆叠式PMOS晶体管及NMOS晶体管。本专利技术的实施例涉及一种用于操作电平位移器的方法，其包括：在输入电压域中接收输入信号；通过使所述输入信号反相而在所述输入电压域中产生第一中间信号；在中间电压域中产生第二中间信号；及至少部分基于所述第一中间信号及所述第二中间信号而在输出电压域中产生输出信号。附图说明在结合附图阅读时，从下文详细描述最优选地理解本公开的方面。应注意，根据标准工业实践，各个装置未按比例绘制。事实上，为了清晰论述起见，可任意地增大或减小各个装置的尺寸。图1是根据一些实施例的电平位移器的实例的框图。图2是根据一些实施例的电平位移器的第一实例的示意图。图3是根据一些实施例的电平位移器的第二实例的示意图。图4是根据一些实施例的电平位移器的第三实例的示意图。图5是根据一些实施例的电平位移器的第四实例的示意图。图6是绘示根据一些实施例的电平位移器的操作的流程图。具体实施方式下文公开提供用于实施所提供标的物的不同特征的诸多不同实施例或实例。下文描述组件及布置的特定实例以简化本公开。当然，此些仅为实例且并不打算限制。例如，在下文描述中，使第一装置形成于第二装置上方或上可包含其中使所述第一装置及所述第二装置形成为直接接触的实施例，且还可包含其中可在所述第一装置与所述第二装置之间形成额外装置，使得所述第一装置及所述第二装置可不直接接触的实施例。另外，本公开可在各个实例中重复元件符号及/或字母。此重复用于简化及清晰的目的且自身不指示所论述的各项实施例及/或配置之间的关系。电平位移器是能够在第一电压域中接收数字输入信号且在第二电压域中输出对应数字信号的半导体装置。第二电压域可高于或低于第一电压域。在电路中具有不同电压需求的电路部分之间利用此电平位移器，其中使用晶体管的配置来执行所期望位移。以此方式，容许能够在较低电压域中操作的电路部分在所述较低电压域下操作，且被要求在较高电压域下操作的电路部分可在所述较高电压域内操作。电平位移器与两个电路部分介接，因此其可彼此通信。在充当接口时，电平位移器可被提及从输入电压域(例如，从aV到bV操作的电压域)位移到输出电压域(例如，从xV到yV操作的电压域)。电平位移器易受数个限制影响。例如，输入电压域与输出电压域之间的差(例如，a到x之间的差及b到y之间的差)的量值通常由于电平位移器晶体管及其特性的各种限制而限于特定范围。另外，由于输入信号在到达输出端之前切换穿过的数个晶体管，因此存在与电平位移器装置相关联的延迟。例如，与电平位移器相关联的典型延迟可为三(3)栅极延迟。此外，电平位移器的一些实施例在操作期间遭受泄漏电流，此增大电平位移器的功率消耗。可使用各种类型的半导体装置(例如，MOSFET、CMOS等)实施本文中描述的电平位移器装置，在一些实施例中所述半导体装置达成输入电压域与输出电压域之间的增大电压差、电平位移操作的增大速度及减小的泄漏电流的一或多个的各种组合。在一些实施例中，可通过使用在较低电压域与较高电压域之间的中间电压域中操作的中间电路而达成此些优点的一或多个，如下文更详细描述。图1是根据一些实施例的电平位移器的实例的框图。如图1中绘示，电平位移器100包含输入端(IN)及输出端(OUT)。输入信号是在输入电压域(Vdd)中且输出信号是在输出电压域(Vddm)中。如前文论述，输入电压域(Vdd)可高于或低于输出电压域(Vddm)。在图1的实施例中，输出电压域(Vddm)高于输入电压域(Vdd)。如本文中描述，IN处的输入信号及OUT处的输出信号是数字信号。据此，所述信号具有逻辑低值(例如，0伏特)及逻辑高值(例如，3伏特)。在输入电压域(Vdd)中，逻辑高电压可为Vdd伏特。在输出电压域(Vddm)中，逻辑高电压可为Vddm伏特。图1中绘示的电平位移器100包含反相器电路101，所述反相器电路101在输入电压域(Vdd)中操作用于使输入信号反相以产生经反相的输入信号INB。电平位移器100还包含中间电路102，所述中间电路102用于接收输入信号IN且在中间电压域(Vint)中产生中间信号OUTB。反相器电路101的输出INB也是到中间电路102的输入。中间信号OUTB及经反相的输入信号INB是到输出缓冲器电路103的输入，所述输出缓冲器电路103用于至少部分基于经反相的输入信号INB及中间信号OUTB而在输出电压域中产生输出信号OUT。如所绘示，可由输入电压域(Vdd)操作反相器电路101，且可由输出电压域(Vddm)操作输出缓冲器电路103。可由输入电压域(Vdd)与输出电压域(Vddm)之间的中间电压Vint操作中间电路102。在实施例中，中间电压可稍小于输出电压(Vddm)(例如，与Vdd相比更接近于Vddm)。在一些实施例中，可通过将电压降施加到输出电压(Vddm)而产生中间电压(Vint)。图2是根据一些实施例的电平位移器的第一实例的示意图。如图2中绘示，电平位移器200包含输入端(IN)及输出端(OUT)。电平位移器200可为对应于图1中的电平位移器100的框图的电路图。输入信号是在输入电压域(Vdd)中且输出信号是在输出电压域(Vddm)中。如前文论述，输入电压域(Vdd)可高于或低于输出电压域(Vddm)。在图2的实施例中，输出电压域(Vddm)高于输入电压域(Vdd)。如本文中描述，IN处的输入信号及OUT处的输出信号是数字信号。据此，所述信号具有逻辑低值(例如，0伏特)及逻辑高值(例如，3伏特)。在输入电压域(Vdd)中，逻辑高电压可为Vdd伏特。在输出电压域(Vddm)中，逻辑高电压可为Vddm伏特。如图2中绘示，使用互补式金属氧化物半导体(CMOS)技术(本文档来自技高网...

【技术保护点】
1.一种电平位移器，其包括：输入端，其在输入电压域中操作；反相器电路，其在所述输入电压域中操作用于使输入信号反相以产生经反相的输入信号；中间电路，其在中间电压域中操作用于产生中间信号；输出缓冲器电路，其用于至少部分基于所述经反相的输入信号及所述中间信号而产生输出信号；及输出端，其用于在输出电压域中输出输出信号。

【技术特征摘要】
2017.03.24 US 15/468,2961.一种电平位移器，其包括：输入端，其在输入电压域中操作；反相器电路，其在所述输入电压域中操作用于使输入信号反相以产生经反相的输入信号；中间电路，其在中间电压域中操作用于产生中间信号；输出缓冲器电路，其用于至少部分基于所述经反相的输入信号及所述中间信号而产生输出信号；及输出端，其用于在输出电压域中输出输出信号。2.根据权利要求1所述的电平位移器，其中所述中间电路包括两个下拉NMOS晶体管、两个交叉耦合PMOS晶体管及所述两个下拉NMOS晶体管与所述两个交叉耦合PMOS晶体管之间的堆叠式PMOS晶体管。3.根据权利要求1所述的电平位移器，其中所述输出缓冲器电路包括两个堆叠式PMOS晶体管及NMOS晶体管。4.根据权利要求1所述的电平位移器，其中所述输出缓冲器电路包括两个输入端且所述中间信号经施加到一个输入端且所述经反相的输入信号经施加到另一输入端。5.根据权利要求1所述的电平位移器，其中输入电压经施加到所述反相器电路，中间电压经施加到所述中间电路，且输出电压经施加到所述输出缓冲器电路。6.根据权利要...

【专利技术属性】
技术研发人员：吴尚锜，郑基廷，谢维哲，林洋绪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71