功率放大电路制造技术

功率放大电路包括：源极连接到第1电源，以栅极接受输入信号的第1晶体管；具有第1端子和第2端子，第1端子连接到第1晶体管的漏极的电容器；以及连接在第2端子和第1晶体管的栅极之间，转换从第2端子输入的第1信号，将具有与第1信号不同的相位的第2信号输出到第1晶体管的栅极的变压器，从第1晶体管的漏极输出输出信号。

【技术实现步骤摘要】
功率放大电路
本专利技术涉及功率放大电路。
技术介绍
近年来，随着以通信和雷达为代表的无线技术的利用增加，可分配的频带日益紧张。为了缓和频率紧张，例如，利用以毫米波波段、太赫频段为代表的高频频段。例如，在60GHz频段为毫米波频带中的通信中，79GHz频段被用于毫米波雷达。预计今后在毫米波波段、太赫频段工作的无线IC(IntegratedCircuit)会广泛普及，所以在研究低价地制造无线IC。普通的无线IC，以半导体为材料，通过CMOS(ComplementaryMetal-Oxide-Semiconductor；互补金属氧化物半导体)工艺来制造。CMOS工艺能够低价制造集成度高的小型的无线IC。另一方面，由CMOS工艺制造的无线IC，与其他工艺比较，高频性能低，例如，难以在高频中得到功率增益。为了使无线IC稳定地动作，在开展功率放大电路的工作的稳定、高增益技术的研发。例如，在非专利文献1中，公开了通过消除晶体管的栅极和漏极之间的寄生电容的影响的交叉耦合电容器，能够实现功率放大电路的工作的稳定、高增益的功率放大电路。现有技术文献非专利文献非专利文献1：“A60GHzCMOSPowerAmplifierUsingCapacitiveCross-CouplingNeutralizationwith16％PAE”EuropeanMicrowaveConference.(EuMC),2011
技术实现思路
可是，非专利文献1中公开的电路为输入输出差动信号的结构，所以功耗增加。本专利技术的非限定的实施例，有助于提供可以抑制功耗的增加，能够以高增益进行稳定的工作的功率放大电路。本专利技术的一方式的功率放大电路包括：其源极连接到第1电源，以栅极接受输入信号的第1晶体管；具有第1端子和第2端子，所述第1端子连接到所述第1晶体管的漏极的电容器；以及连接在所述第2端子和所述第1晶体管的栅极之间，转换从所述第2端子输入的第1信号，将具有与所述第1信号不同的相位的第2信号输出到所述第1晶体管的栅极的变压器，从所述第1晶体管的漏极输出输出信号。再者，这些概括性的并且具体的方式，可以通过系统、方法、集成电路、计算机程序或记录介质方式实现，也可以通过系统、装置、方法、集成电路、计算机程序和记录介质的任意的组合来实现。专利技术的效果根据本专利技术的一方式，有助于可以抑制功耗的增加，以高增益进行稳定的工作。从说明书和附图中将清楚本专利技术的一方式中的更多的优点和效果。这些优点和/或效果可以由几个实施方式和说明书及附图所记载的特征来分别提供，不需要为了获得一个或一个以上的同一特征而提供全部特征。附图说明图1是表示使用了交叉耦合电容器的差动放大电路的结构的图。图2是表示本专利技术的实施方式1的功率放大电路的结构例子的图。图3A是表示本专利技术的实施方式1的功率放大电路的MAG的特性的图。图3B是表示本专利技术的实施方式1的功率放大电路的Kf的特性的图。图4A是表示具备耦合系数不同的变压器的功率放大电路的MAG的特性的图。图4B是表示具备耦合系数不同的变压器的功率放大电路的Kf的特性的图。图5是表示本专利技术的实施方式2的功率放大电路的结构例子的图。图6A是表示本专利技术的实施方式2的功率放大电路的MAG的特性的图。图6B是表示本专利技术的实施方式2的功率放大电路的Kf的特性的图。图7是表示本专利技术的实施方式3的功率放大电路的结构例子的图。图8A是表示实施方式3的功率放大电路的MAG的特性的图。图8B是表示实施方式3的功率放大电路的Kf的特性的图。具体实施方式作为评价功率放大电路的高频带中的性能(例如，高增益)的指标，有最大有效增益(MAG：MaximumAvailableGain)和稳定系数(Kf：Kfactor)。MAG表示功率放大电路的结构中的理论上的最大放大率。Kf定量地表示功率放大电路是否振荡。MAG和Kf使用功率放大电路的Y参数(Y11、Y12、Y21、Y22)，以式(1)、式(2)表现。MAG＝|Y21/Y12|*(Kf-(Kf^2-1)^(1/2))…(1)Kf＝(2Re[Y11]Re[Y22]-Re[Y12Y21])/|Y12Y21|…(2)MAG的值越大，意味着功率放大电路的理论上的功率损耗越少，能够以高效率放大信号。此外，Kf的值越大，越抑制功率放大电路发生振荡，意味着可以稳定放大信号。根据式(1)，要提高MAG，降低Y12的值、增加Y21的值即可。此外，根据式(2)，要抑制MAG的下降并增加Kf，降低Y12即可。作为以高效率放大毫米波波段的信号的结构，有使用了交叉耦合电容器的差动放大电路。图1是表示使用了交叉耦合电容器的差动放大电路100的结构的图。差动放大电路100具有：输入电路101；晶体管102；晶体管103；电容器104；电容器105；和输出电路106。对输入电路101供给面向晶体管102和晶体管103的栅极电位Vb1。输入信号Vinp和输入信号Vinn被输入到输入电路101。输入信号Vinp的相位和输入信号Vinn的相位相差180°。为了调整核心部分107和生成输入信号Vinp及输入信号Vinn的电路的端子(省略图示)的匹配，输入电路101进行阻抗转换。晶体管102的源极端子被接地。晶体管102的栅极端子连接到输入电路101。输入信号Vinp通过输入电路101被输入到晶体管102的栅极端子。在晶体管102的栅极端子和漏极端子之间(以下，记载为栅极－漏极间)，存在寄生电容110。寄生电容110具有电容值Cgd。再者，寄生电容110不是将实际的电路元件连接在栅极－漏极间的电容，而是将存在于晶体管102内部(寄生的)电容图示的电容。晶体管103的源极端子被接地。晶体管103的栅极端子连接到输入电路101。通过输入电路101，输入信号Vinn输入到晶体管103的栅极端子。在晶体管103的栅极－漏极间，存在寄生电容111。寄生电容111具有电容值Cgd。再者，寄生电容111不是连接实际的电路元件的电容，而是将存在于晶体管103内部的电容图示的电容。电容器104具有电容值Cx，连接在晶体管102的漏极端子和晶体管103的栅极端子之间。电容器105具有电容值Cx，连接在晶体管103的漏极端子和晶体管102的栅极端子之间。输出电路106连接到晶体管102的漏极端子和晶体管103的漏极端子。面向晶体管102和晶体管103的漏极电位Vdd供给到输出电路106。输出电路106将输出信号Voutp和输出信号Voutn输出。输出信号Voutp的相位和输出信号Voutn的相位相差180°。此外，为了调整核心部分107与接受输出信号Voutp及输出信号Voutn的电路的端子(省略图示)的匹配，输出电路106进行阻抗转换。根据该结构，差动放大电路100消除晶体管102的栅极－漏极间的寄生电容110和晶体管103的栅极－漏极间的寄生电容111的影响。差动放大电路100的核心部分107的Y参数Y12、Y21分别通过式(3)、(4)表示。Y12＝-jω(Cgd-Cx)(3)Y21＝gm-jω(Cgd-Cx)(4)其中，gm表示晶体管102、晶体管103的跨导值。在式(3)、(4)中，寄生电容值Cgd通过电容值Cx被消除，可以减小Y12、Y21。特别地，通过Y12减小，式(1)所示的本文档来自技高网...

【技术保护点】
1.功率放大电路，包括：第1晶体管，其源极连接到第1电源，以栅极接受输入信号；电容器，具有第1端子和第2端子，所述第1端子连接到所述第1晶体管的漏极；以及变压器，连接在所述第2端子和所述第1晶体管的栅极之间，转换从所述第2端子输入的第1信号，将具有与所述第1信号不同的相位的第2信号输出到所述第1晶体管的栅极，从所述第1晶体管的漏极输出输出信号。

【技术特征摘要】
2017.03.24 JP 2017-0591871.功率放大电路，包括：第1晶体管，其源极连接到第1电源，以栅极接受输入信号；电容器，具有第1端子和第2端子，所述第1端子连接到所述第1晶体管的漏极；以及变压器，连接在所述第2端子和所述第1晶体管的栅极之间，转换从所述第2端子输入的第1信号，将具有与所述第1信号不同的相位的第2信号输出到所述第1晶体管的栅极，从所述第1晶体管的漏极输出输出信号。2.如权利要求1所述的功率放大电路，所述变压器包括：第1电感器，其具有连接到所述第2端子的第3端子和连接到第2电源的第5端子；以及第2电感器，其具有连接到所述第...

【专利技术属性】
技术研发人员：阿部敬之，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：日本,JP