负载驱动器中的交错切换制造技术

本申请涉及负载驱动器中的交错切换。一种设备(100)包括多个阻抗(153、163、173、183)和多个晶体管对((TH1、TL1)；(TH2、TL2)；(TH3、TL3)；(TH4、TL4))。每对连接到阻抗(153、163、173、183)。每对包括高侧晶体管(TH1、TH2、TH3、TH4)和低侧晶体管(TL1、TL2、TL3、TL4)。高侧晶体管(TH1、TH2、TH3、TH4)和低侧晶体管(TL1、TL2、TL3、TL4)彼此连接并且连接到对应阻抗(153、163、173、183)的第一端子(156、166、176、186)，其中阻抗的第二端子彼此连接(190)。该设备还包括交错信号晶体管驱动器(130)以使到高侧晶体管(TH1、TH2、TH3、TH4)的控制输入端的单独的延迟高侧信号生效。延迟高侧信号相对于彼此被时间延迟。驱动器使到低侧晶体管(TL1、TL2、TL3、TL4)的控制输入端的单独的延迟低侧信号生效。

【技术实现步骤摘要】
负载驱动器中的交错切换
技术介绍
电动机(motor)用于多种应用中。对于高功率系统，可以使用电动机驱动器和三相交流(AC)电源驱动电动机。电动机驱动器可以包括开关(例如，晶体管)，该开关导通和断开以产生期望的电压和电流来驱动电动机。在一些情况下，快速切换(switching)时间可能导致通过从电动机驱动器到电动机的电力电缆传送的电压和电流过冲和/或下冲。电动机电压或电流的这种过冲或下冲可能导致电动机内电气隔离的部分击穿，这可能导致过早失效。在工业设置中，电动机可以位于距电动机驱动器很大的距离处。电缆越长，由开关产生的高频噪声可能导致电缆反射的可能性就越高。为了避免这些电缆反射产生过冲/下冲，驱动电动机和电缆的装置被较慢地切换以限制电压转变转换速度(slewrate)，因此导致切换时间和切换损耗之间的权衡。
技术实现思路
一些实施例针对包括多个阻抗和多个晶体管对的设备。在此类实施例中，每个晶体管对连接到多个阻抗中的对应的一个阻抗，并且每对包括高侧晶体管和低侧晶体管。每个晶体管包括控制输入。此外，每个晶体管对彼此连接并且连接到对应阻抗的第一端子。多个阻抗中的每个阻抗的第二端子彼此连接以形成切换节点。该设备还包括交错信号晶体管驱动器，该交错信号晶体管驱动器被配置为使到多个高侧晶体管的控制输入端的单独的延迟高侧信号生效(assert)，其中延迟高侧信号相对于彼此被时间延迟。交错信号晶体管驱动器还使到多个低侧晶体管的控制输入端的单独的延迟低侧信号生效，其中延迟低侧信号相对于彼此被时间延迟。其他实施例针对包括多个阻抗装置的设备。该设备还包括多个晶体管对，其中每对连接到多个阻抗装置中的对应的一个阻抗装置。每个晶体管对还包括高侧晶体管和低侧晶体管。每个晶体管包括控制输入端。另外，每个晶体管对彼此连接并且连接到对应阻抗的第一端子。多个阻抗中的每个阻抗的第二端子彼此连接以形成切换节点。至少一些实施例还针对一种方法，该方法包括将时间延迟值编程到交错信号晶体管驱动器中。该方法还包括生成相对于彼此被延迟时间延迟值的多个延迟高侧信号。多个延迟高侧信号中的每个被提供给单独的高侧晶体管的控制输入端。该方法进一步包括生成相对于彼此被延迟时间延迟值的多个延低侧信号。多个延迟低侧信号中的每个被提供给单独的低侧晶体管的栅极。附图说明对于各种示例的详细描述，现在将参考附图，其中：图1示出根据各种实施例的用于驱动电动机的说明性电气系统的框图。图2是图1的电气系统的转换器的至少一部分的说明性电路图。图3示出根据各种实施例的由转换器实施的说明性时序图。图4示出根据一些实施例的具有可编程延迟的说明性交错信号晶体管驱动器的电路图。图5示出具有可编程控制器的交错信号晶体管驱动器的另一个实施例。图6示出具有多个可编程驱动器的交错信号晶体管驱动器的又一个实施例。图7是根据各种实施例的说明性过程的流程图。具体实施方式在从较低的漏极/源极电压VDS切换到较高的漏极源极电压VDS，或从较高的漏极源极电压VDS切换到较低的漏极/源极电压VDS期间，一些电气系统可能经历漏极/源极电压VDS的有害的过冲和下冲。电压在上升沿过冲并且在下降沿下冲。由于漏极/源极电压VDS的高频率切换引起的固有电感和电容，可能导致下冲和过冲。VDS的dv/dt(也称为“转换速度”)越高，系统中频率分量(component)就越高。这些高频率分量可以通过驱动负载(例如，电动机)的电气系统传播，引起电磁干扰，从而导致负载处的电介质击穿。本文中描述的实施例包括可用于驱动负载的转换器。公开的转换器可以克服与过冲和下冲相关联的上述问题。公开的实施例针对包括转换器的驱动器以将电气信号驱动到电动机，但是这些原理可以适用于除电动机之外的其他类型的负载。公开的转换器包括多个“高侧”开关和多个“低侧”开关。每个开关在不同的时间实例处使用单独的驱动器来触发以打开和关闭。例如，开关不是被同时触发，而是被逐一地触发，使得在两个连续触发的开关之间存在时间延迟。这种触发技术连同使用阻抗以促进单独触发开关一起导致更快地切换，同时有利地降低在公共开关节点处和负载处的高频噪声。图1示出了用于驱动电动机120的三相电气系统70的示例。在该示例中的系统70包括三相电源88，然而，三相电气系统和三相电源的描述仅是说明性的；其他实施例可以包括其他类型的电源，诸如单相AC电源，直流(DC)电源，或与运行电气系统兼容的任何其他电源。系统70进一步包括滤波器90以减少例如来自电源88的三相AC电源中的高频噪声。在一些实施例中，滤波器90可以包括其他类型的滤波器，诸如电磁干扰(EMI)滤波器、射频干扰(RFI)滤波器等。滤波器90进一步耦合到整流器92，该整理器92可以将AC信号转换成DC信号。整流器92可以包括用于整流的二极管桥或包括其他类型的整流电路以将AC输入整流成DC输出。在图1的示例中，整流器92进一步耦合到包括电感器94(L)和电容器96(C)的低通滤波器95。滤波器95可以进一步衰减由整流器92生成的较高频率信号。此外，滤波器95耦合到多晶体管交错驱动转换器100，该多晶体管交错驱动转换器100可以通过电缆110驱动诸如电动机120的负载。电缆110可以具有变化的长度。在本文中公开的实施例中，多晶体管交错驱动转换器100被配置为改善切换损耗，而不增加切换节点转换速度。转换器100进一步被配置为防止电动机处的电压击穿、电缆反射和较高的切换损耗。多晶体管交错驱动转换器100通过采用多个驱动器和开关来实现这一点。多晶体管交错配置允许通过共享总体负载电流和使切换节点转换速度分离来更快的切换。这减少了流过每个开关的电流量，其通过以交错方式驱动开关来实现。尽管图1的示例示出了作为电动机120的负载，该系统也可以适用于驱动其他类型的负载。图2是用于通过电缆110驱动电动机120的多晶体管交错驱动100的实施例的说明性示意图。在该示例中的多晶体管交错驱动转换器100包括交错信号晶体管驱动器130、多个开关150、160、170、180、250、260、270、280和阻抗装置153、163、173、183。开关可以包括晶体管，并且每个晶体管可以包括控制输入。在图2的示例中，所采用的晶体管是金属氧化物半导体场效应晶体管(MOSFET)，并且控制输入可以是栅极。在其他实施例中晶体管可以是双极型晶体管，在这种情况下，控制输入可以是基极。在一些实施例中，每个晶体管可以包括源极、漏极和栅极。例如，开关150可以包括漏极154、源极152和栅极155。在一些实施例中，开关包括碳化硅(SiC)晶体管。在其他实施例中，开关可以是具有与晶体管或任何其他半导体切换装置的特性类似的特性的装置。在图2的示例中，交错信号晶体管驱动器130通过单独的导体耦合到晶体管栅极中的每个。这样，导体131、132、133和134分别耦合到晶体管150-180的栅极。类似地，导体135、136、137和138分别耦合到晶体管250-280的栅极。交错信号晶体管驱动器可以生成单独的信号以通过导体131-138驱动晶体管的栅极。晶体管150-180的漏极连接到电源电压，并且晶体管250-280的源极连接到地。其漏极连接到电源电压的晶体管150-180被称为“高侧”晶体管，并且还分别本文档来自技高网...

【技术保护点】
1.一种设备，其包括：多个阻抗；以及多个晶体管对，其中每对连接到所述多个阻抗中对应的一个阻抗，其中每对包括高侧晶体管和低侧晶体管，其中每个晶体管具有控制输入端，其中每个晶体管对被配置为在第一节点处耦合到对应阻抗的第一端子，其中所述多个阻抗的第二端子被彼此连接以形成切换节点；以及交错信号晶体管驱动器，其被配置为：使到所述多个高侧晶体管的控制输入端的单独的延迟高侧信号生效，其中所述延迟高侧信号相对于彼此被时间延迟；以及使到所述多个低侧晶体管的控制输入端的单独的延迟低侧信号生效，其中所述延迟低侧信号相对于彼此被时间延迟。

【技术特征摘要】
2017.03.20 US 15/463,5781.一种设备，其包括：多个阻抗；以及多个晶体管对，其中每对连接到所述多个阻抗中对应的一个阻抗，其中每对包括高侧晶体管和低侧晶体管，其中每个晶体管具有控制输入端，其中每个晶体管对被配置为在第一节点处耦合到对应阻抗的第一端子，其中所述多个阻抗的第二端子被彼此连接以形成切换节点；以及交错信号晶体管驱动器，其被配置为：使到所述多个高侧晶体管的控制输入端的单独的延迟高侧信号生效，其中所述延迟高侧信号相对于彼此被时间延迟；以及使到所述多个低侧晶体管的控制输入端的单独的延迟低侧信号生效，其中所述延迟低侧信号相对于彼此被时间延迟。2.根据权利要求1所述的设备，其中所述交错信号晶体管驱动器包括：控制器电路；多个驱动器；以及延迟电路，所述延迟电路被连接到所述控制器并且经由单独的导体连接到所述多个驱动器中的每个；其中，响应于来自所述控制器电路的第一控制信号，所述延迟电路被配置为生成所述延迟高侧信号并且将所述延迟高侧信号中的每个提供给对应的导体以操作连接到该导体的驱动器；并且其中，响应于来自所述控制器电路的第二控制信号，所述延迟电路被配置为生成所述延迟低侧信号并且将所述延迟低侧信号中的每个提供给对应的导体以操作连接到该导体的驱动器。3.根据权利要求2所述的设备，其中所述延迟电路针对所述延迟高侧信号和延迟低侧信号中的至少一些中的每个实现时间延迟，其中所述时间延迟在所述延迟电路中是可编程的。4.根据权利要求1所述的设备，其中所述交错信号晶体管驱动器包括：多个驱动器；和控制器电路，其经由单独的导体连接到所述多个驱动器中的每个；其中，所述控制器电路被配置为生成所述延迟高侧信号，并且将所述延迟高侧信号中的每个提供给对应的导体以操作连接到该导体的驱动器；并且其中，所述控制器电路被配置为生成所述延迟低侧信号，并且将所述延迟低侧信号中的每个提供给对应的导体以操作连接到该导体的驱动器。5.根据权利要求2所述的设备，其中所述控制器电路针对所述延迟高侧信号和延迟低侧信号中的至少一些中的每个实现时间延迟，其中所述时间延迟在所述控制器电路中是可编程的。6.根据权利要求1所述的设备，其中所述交错信号晶体管驱动器包括：多个高侧驱动器；多个低侧驱动器；以及控制器电路，其经由单独的导体连接到所述高侧驱动器和所述低侧驱动器中的每个；其中，所述控制器电路被配置为使到所述高侧驱动器中的每个的高侧信号生效，其中，响应于所述高侧信号，所述高侧驱动器被配置为生成所述延迟高侧信号，并且所述控制器电路使到所述低侧驱动器中的每个的低侧信号生效，其中，响应于所述低侧信号，所述低侧驱动器被配置为生成所述延迟低侧信号。7.根据权利要求6所述的设备，其中所述高侧驱动器被配置为针对所述延迟高侧信号中的至少一些中的每个实现时间延迟，并且所述低侧驱动器被配置为针对所述延迟低侧信号中的至少一些中的每个实现时间延迟，其中所述时间延迟在所述高侧驱动器和所述低侧驱动器中是可编程的。8.根据权利要求1所述的设备，其中利用脉冲宽度值、时间延迟值和死区时间值对所述交错信号晶体管驱动器进行编程，其中所述脉冲宽度值确定每个控制脉冲的长度，所述时间延迟值确定连续延迟高侧信号中的每个和连续延迟低侧信号中的每个之间的时间延迟，并且所述死区时间值确定在所述晶体管对中的所述高侧开关的操作和所述低侧开关的操作之间的死区时间。9.一种设备，其包括：多个阻抗装置；和多个晶体管对，其中每对连接到所述多个阻抗装置中的对应的一个阻抗装置，其中每对包括高侧晶体管和低侧晶体管，其中每个晶体管具有控制输入端；其中每个晶体管对被配置为在第一节点处耦合到对应阻抗的第一端子，其中所述多个阻抗的第二端子彼此连接以形成切换节点。10.根据权利要求9所述的设备，进一步包括交错信号晶体管驱动器，其被耦合...

【专利技术属性】
技术研发人员：J·T·斯特赖敦，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国,US