存储结构、其操作方法、和其制造方法技术

一种存储结构，包括多个堆叠、多个存储层、多个通道层、多个介电层、和多个第一导线。该些堆叠各包括一组彼此交替的导电条和绝缘条。存储层共形地设置在堆叠上。通道层共形地设置在存储层上。介电层至少设置在通道层位于该些堆叠的第一侧的部分和通道层位于该些堆叠的第二侧的多个部分上。第一导线沿着堆叠的侧壁设置。第一导线由介电层与通道层隔绝。设置在一堆叠的第一侧的一第一导线，与设置在相同堆叠的第二侧的一第一导线隔绝，并与设置在一相邻堆叠的第二侧的一第一导线隔绝。

【技术实现步骤摘要】
存储结构、其操作方法、和其制造方法
本专利技术是关于一种半导体结构、其操作方法、和其制造方法。本专利技术特别是关于一种存储结构、其操作方法、和其制造方法。
技术介绍
为了减少体积、降低重量、增加功率密度、和改善可携带性等理由，研究者与工程师们尽其努力地增加半导体装置的密度。其中一种方法是使用3D结构取代传统的2D结构。另一种方法是减少装置中的元件和间隔的尺寸。这二种方法都有其技术瓶颈需要突破。
技术实现思路
本专利技术是关于存储结构、以及其操作方法和制造方法，通过其可提供具有实体上二位存储结构的存储装置。根据一些实施例，一种存储结构，包括一基板、多个堆叠、多个存储层、多个通道层、多个介电层、和多个第一导线。堆叠设置在基板上。该些堆叠各具有一第一侧和一第二侧。该些堆叠各包括一组彼此交替的多个导电条和多个绝缘条。存储层共形地设置在堆叠上。通道层共形地设置在存储层上。介电层至少设置在通道层位于该些堆叠的该些第一侧的多个部分和通道层位于该些堆叠的该些第二侧的多个部分上。第一导线沿着堆叠的侧壁设置。第一导线由介电层与通道层隔绝。第一导线包括设置在该些堆叠的该些第一侧的一第一组第一导线和设置在该些堆叠的该些第二侧的一第二组第一导线，设置在该些堆叠中的一堆叠的第一侧的第一组第一导线中的一第一导线，与设置在相同堆叠的第二侧的第二组第一导线中的一第一导线隔绝，并与设置在该些堆叠中的一相邻堆叠的第二侧的第二组第一导线中的一第一导线隔绝。根据一些实施例，一种存储结构(例如上述的存储结构)的操作方法，包括通过选择对应的一或二个串列选择线、对应的一位线、和对应的一字线，选择一存储单元。根据一些实施例，一种存储结构的制造方法包括下列步骤。提供一基板。形成多个堆叠在基板上。该些堆叠各具有一第一侧和一第二侧。该些堆叠各包括一组彼此交替的多个导电条和多个绝缘条。形成多个存储层共形地位在堆叠上。形成多个通道层共形地位在存储层上。形成多个介电层在至少通道层位于该些堆叠的该些第一侧的多个部分和通道层位于该些堆叠的该些第二侧的多个部分上。形成多个第一导线沿着堆叠的侧壁。第一导线由介电层与通道层隔绝。第一导线包括形成在该些堆叠的该些第一侧的一第一组第一导线和形成在该些堆叠的该些第二侧的一第二组第一导线，形成在该些堆叠中的一堆叠的第一侧的第一组第一导线中的一第一导线，与形成在相同堆叠的第二侧的第二组第一导线中的一第一导线隔绝，并与形成在该些堆叠中的一相邻堆叠的第二侧的第二组第一导线中的一第一导线隔绝。为了对本专利技术的上述及其他方面有更佳的了解，下文特举优选实施例，并配合所附附图，作详细说明如下：附图说明图1绘示根据实施例的一种存储结构。图2绘示该种存储结构的操作方法。图3绘示根据实施例的另一种存储结构。图4绘示该另一种存储结构的操作方法。图5A～图19C绘示根据实施例的一种存储结构的制造方法。【符号说明】100、200：存储结构102：基板104、204：埋层106：源极线108：堆叠110、110(S)：导电条112：绝缘条114：上部结构116：第一绝缘层118：第二绝缘层120、220：存储层122、222：通道层124：绝缘材料126：气隙128：介电层130：第一导线132、132(S)：第一导线134、134(S)：第一导线136：层间介电材料138、138(S)：第二导线140、240：接触元件142、142(S)：存储单元308：初始堆叠310：导电层312：绝缘层316：绝缘层318：绝缘层320：初始存储层321：通道衬层322：初始通道层323：第一绝缘材料325：第二绝缘材料352：第一孔洞354：第二孔洞356：第三绝缘材料358：绝缘材料360：切割道S1：第一侧S2：第二侧具体实施方式以下将配合所附附图对于各种不同的实施例进行更详细的说明。所附附图只用于描述目的，而不用于限制目的。为了清楚起见，在一些附图中可能夸大一些元件。例如，在一组附图中，一元件可能只在其中一个附图中被夸大显示。此外，可能从附图中省略一些元件和/或元件符号。可以预期的是，一实施例中的元件和特征，可以有利地纳入于另一实施例中，而未再进一步地阐述。根据实施例的一存储结构包括一基板、多个堆叠、多个存储层、多个通道层、多个介电层、和多个第一导线。堆叠设置在基板上。该些堆叠各具有一第一侧和一第二侧。该些堆叠各包括一组彼此交替的多个导电条和多个绝缘条。存储层共形地设置在堆叠上。通道层共形地设置在存储层上。介电层至少设置在通道层位于该些堆叠的该些第一侧的多个部分和通道层位于该些堆叠的该些第二侧的多个部分上。第一导线沿着堆叠的侧壁设置。第一导线由介电层与通道层隔绝。第一导线包括设置在该些堆叠的该些第一侧的一第一组第一导线和设置在该些堆叠的该些第二侧的一第二组第一导线，设置在该些堆叠中的一堆叠的第一侧的第一组第一导线中的一第一导线，与设置在相同堆叠的第二侧的第二组第一导线中的一第一导线隔绝，并与设置在该些堆叠中的一相邻堆叠的第二侧的第二组第一导线中的一第一导线隔绝。请参照图1，其绘示根据实施例的存储结构100。存储结构100被绘示成具有配置成I形串列的存储单元的三维(3D)垂直通道与非门(NAND)存储结构。存储结构100包括一基板102。基板102可包括形成在其中和/或其上的结构和元件等等。存储结构100可选择性地包括一埋层104，设置在基板102上。例如，在基板102提供空穴抹除功能的一些实施例中，存储结构100可包括一薄的埋层104，或甚至没有埋层。存储结构100可包括一源极线106，设置在埋层104上。在一些实施例中，源极线106提供能带间热空穴抹除功能。存储结构100包括多个堆叠108，设置在基板102上。如图1所示，在具有配置成I形串列的存储单元的3D垂直通道NAND存储结构中，堆叠108可设置在源极线106上。堆叠108及其组成元件(例如导电条110)在一第一方向上延伸，例如一X方向。堆叠108各具有一第一侧S1和一第二侧S2。堆叠108各包括一组彼此交替的多个导电条110和多个绝缘条112。堆叠108可各还包括一上部结构114，设置在该组导电条110和绝缘条112上。根据一些实施例，上部结构114可包括一第一绝缘层116和一第二绝缘层118。第一绝缘层116设置在该组导电条110和绝缘条112上。第二绝缘层118设置在第一绝缘层116上。存储结构100包括多个存储层120，共形地设置在堆叠108上。根据一些实施例，存储层120可具有阻障层-捕捉层-隧穿层结构，其中阻障层最靠近堆叠108，而隧穿层离堆叠108最远。存储结构100包括多个通道层122，共形地设置在存储层120上。沿着X方向，在该些堆叠108的各个上可设置有多于一个的通道层122。在一Y方向中，设置在相邻堆叠108上的通道层122可彼此连接，如图1所示。存储结构100可包括一绝缘材料124，设置在堆叠108之间，对应至该些组导电条110和绝缘条112。在一些实施例中，气隙126存在于绝缘材料124中。气隙126有利于降低二个相邻通道层122的耦合率(couplingrate)。存储结构100包括多个介电层128，至少设置在通道层122位于堆叠108的第一侧S1的多个部分和通道层122位于堆叠本文档来自技高网...

【技术保护点】
1.一种存储结构，其特征在于，包括：一基板；多个堆叠，设置在该基板上，其中该些堆叠各具有一第一侧和一第二侧，且该些堆叠各包括一组彼此交替的多个导电条和多个绝缘条；多个存储层，共形地设置在该些堆叠上；多个通道层，共形地设置在该些存储层上；多个介电层，至少设置在该些通道层位于该些堆叠的该些第一侧的多个部分和该些通道层位于该些堆叠的该些第二侧的多个部分上；以及多个第一导线，沿着该些堆叠的侧壁设置，其中该些第一导线由该些介电层与该些通道层隔绝；其中该些第一导线包括设置在该些堆叠的该些第一侧的一第一组第一导线和设置在该些堆叠的该些第二侧的一第二组第一导线，设置在该些堆叠中的一堆叠的该第一侧的该第一组第一导线中的一第一导线，与设置在相同堆叠的该第二侧的该第二组第一导线中的一第一导线隔绝，并与设置在该些堆叠中的一相邻堆叠的该第二侧的该第二组第一导线中的一第一导线隔绝。

【技术特征摘要】
2017.03.20 US 15/463,1091.一种存储结构，其特征在于，包括：一基板；多个堆叠，设置在该基板上，其中该些堆叠各具有一第一侧和一第二侧，且该些堆叠各包括一组彼此交替的多个导电条和多个绝缘条；多个存储层，共形地设置在该些堆叠上；多个通道层，共形地设置在该些存储层上；多个介电层，至少设置在该些通道层位于该些堆叠的该些第一侧的多个部分和该些通道层位于该些堆叠的该些第二侧的多个部分上；以及多个第一导线，沿着该些堆叠的侧壁设置，其中该些第一导线由该些介电层与该些通道层隔绝；其中该些第一导线包括设置在该些堆叠的该些第一侧的一第一组第一导线和设置在该些堆叠的该些第二侧的一第二组第一导线，设置在该些堆叠中的一堆叠的该第一侧的该第一组第一导线中的一第一导线，与设置在相同堆叠的该第二侧的该第二组第一导线中的一第一导线隔绝，并与设置在该些堆叠中的一相邻堆叠的该第二侧的该第二组第一导线中的一第一导线隔绝。2.根据权利要求1所述的存储结构，其中该些堆叠各还包括一上部结构，设置在该组交替的该些导电条和该些绝缘条上，该上部结构包括：一第一绝缘层，设置在该组交替的该些导电条和该些绝缘条上；以及一第二绝缘层，设置在该第一绝缘层上。3.根据权利要求1所述的存储结构，其中该些介电层包括一氧化物材料和一高介电系数材料之中至少一者，其中该些第一导线包括一基于多晶硅的材料和一金属材料之中至少一者。4.根据权利要求1所述的存储结构，其中该些第一导线具有多个L形剖面，其中该第一组第一导线的该些L形剖面与该第二组第一导线的该些L形剖面呈镜像对称。5.根据权利要求1所述的存储结构，其中该些第一导...

【专利技术属性】
技术研发人员：赖二琨，龙翔澜，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾,71