三维存储器及其制造方法技术

本发明专利技术公开了一三维存储器及其制造方法，包括在衬底上形成硬掩模层并图形化；利用硬掩模图形，在衬底上形成半导体凸台；在半导体凸台顶部形成掺杂区；在硬掩模图形和半导体凸台上形成介质层堆叠；刻蚀介质层堆叠，形成暴露半导体凸台的垂直沟道孔。依照本发明专利技术的三维存储器制造方法，利用硬掩模图形先在衬底上形成掺杂凸台之后再形成介质层堆叠中的沟道孔，提高沟道孔底部凸台的成膜质量、高度和掺杂浓度的均匀性，减少垂直沟道区生长缺陷，提高器件的可靠性。

【技术实现步骤摘要】
三维存储器及其制造方法
本专利技术涉及一种三维存储器及其制造方法，特别是涉及一种三维与非门存储器单元晶体管及其制造方法。
技术介绍
为了改善存储器件的密度，业界已经广泛致力于研发减小二维布置的存储器单元的尺寸的方法。随着二维(2D)存储器件的存储器单元尺寸持续缩减，信号冲突和干扰会显著增大，以至于难以执行多电平单元(MLC)操作。为了克服2D存储器件的限制，业界已经研发了具有三维(3D)结构的存储器件，通过将存储器单元三维地布置在衬底之上来提高集成密度。典型的3DNAND制造工艺如图1a所示，在通常为Si的衬底1上沉积多个介质层堆叠构成的叠层结构2(例如氧化物和氮化物交替的结构)；通过各向异性的刻蚀工艺对衬底1上多层叠层结构2刻蚀而形成沿着存储器单元字线(WL)延伸方向分布、垂直于衬底表面的多个沟道孔2H(可直达衬底表面或者具有一定过刻蚀)；在沟道孔2H中沉积多晶硅等材料形成柱状沟道(以下均未示出)；沿着WL方向刻蚀多层叠层结构2形成直达衬底的沟槽，露出包围在柱状沟道周围的多层叠层；湿法去除叠层中的某一类型材料(例如热磷酸去除氮化硅，或HF去除氧化硅)，在柱状沟道周围留下横向分布的突起结构；在沟槽中突起结构的侧壁沉积栅极介质层(例如高k介质材料)以及栅极导电层(例如Ti、W、Cu、Mo等)形成栅极导电层，例如包括底部选择栅极线、虚设栅极线、字线、顶部选择栅极线；垂直各向异性刻蚀去除突起侧平面之外的栅极导电层，直至露出突起侧面的栅极介质层；刻蚀叠层结构形成源漏接触并完成后端制造工艺。在此过程之中，为了提高底部驱动晶体管的驱动能力，通常需要增大底部选择栅极线与底部选择晶体管有源区特别是沟道区之间重叠面积。一种典型的方案如图1b所示，刻蚀形成沟道孔2H之后，清洗、过刻蚀暴露的衬底1表面以去除沟道孔2H底部的非晶材料或原生氧化物的缺陷，然后在沟道孔2H中外延生长形成优选为单晶材料的多个凸台1E(例如硅岛)并随后离子注入掺杂(如图1b的虚线框所示)，以用作选择晶体管的垂直沟道区，其高度超过介质叠层2底部的若干子层(例如至底部厚氧化硅层厚度的1/3处)从而增大了与未来选择栅线之间的重叠面积。然而，在实际工艺制造过程中，由于沟道孔2H的深宽比过大(例如大于等于10、20)，底部的缺陷清除难度很大，外延生长凸台1E的成膜质量欠佳，如图1b所示凸台高度不一致，在底部存在空洞，或者在凸台1E顶部的缺陷引起之后形成的垂直沟道层生长缺陷过大。此外，在离子注入掺杂过程中，由于沟道孔2H深宽比过大，离子注入射程较远，如果注入工艺的垂直度控制不佳，则相当大部分的离子将入射在叠层结构2侧壁上，由此影响叠层结构2各个子层之间的刻蚀选择性，使得底部选择晶体管的有源区偏离设计布局，或者由于注入能量不够而无法到达沟道孔2H底部的凸台1E。
技术实现思路
因此，本专利技术的目的在于克服上述缺陷，提高沟道孔底部凸台的成膜质量、高度和掺杂浓度的均匀性，减少垂直沟道区生长缺陷，提高器件的可靠性。为此，本专利技术提供了一种三维存储器制造方法，包括：在衬底上形成图形化的硬掩模层，所述图形化的硬掩模层具有露出衬底的第一垂直沟道孔，所述第一垂直沟道孔内形成有半导体凸台；在所述半导体凸台顶部形成掺杂区；在所述图形化的硬掩模层和所述半导体凸台上形成介质层叠层结构；刻蚀所述介质层叠层结构，形成暴露所述半导体凸台的第二垂直沟道孔。其中，硬掩模层至少包括第一硬掩模层和第二硬掩模层；任选地，硬掩模层进一步包括在第一和/或第二硬掩模层上的第三硬掩模层；优选地，第一硬掩模层和/或第二硬掩模层和/或第三硬掩模层的材料选自氧化硅、氮化硅、氮氧化硅、非晶碳、非晶硅、类金刚石无定形碳、氧化锗、氧化铝、低k材料的任一项或其组合。其中，所述图形化的硬掩模层的顶部高于所述半导体凸台的顶部。其中，形成半导体凸台的步骤进一步包括：刻蚀硬掩模层，形成暴露衬底的第一垂直沟道孔；在所述第一垂直沟道孔中、和图形化的硬掩模层上沉积半导体层；平坦化所述半导体层直至暴露所述图形化的硬掩模层。形成第一垂直沟道孔之后、沉积半导体层之前进一步包括，腐蚀衬底形成周期性图案和/或执行过刻蚀。其中，形成半导体凸台的步骤进一步包括：在硬掩模层上形成停止层；刻蚀所述硬掩模层和停止层，形成暴露衬底的第一垂直沟道孔；在所述第一垂直沟道孔中、和图形化的停止层上沉积半导体层；平坦化所述半导体层直至暴露所述图形化的停止层；去除所述停止层；平坦化所述半导体凸台使得所述半导体层与图形化的硬掩模层齐平。其中，形成掺杂区的步骤进一步包括：形成半导体凸台的同时进行原位掺杂；或者形成半导体凸台之后进行离子注入掺杂。其中，垂直沟道孔的宽度小于半导体凸台的宽度。其中，半导体凸台的材质与衬底的材质不同或相同；任选地，半导体凸台为单晶结构，或者形成多晶结构的半导体凸台之后、形成掺杂区之前进行重结晶处理以转变为单晶结构。其中，形成半导体凸台之后、形成掺杂区之前清洗半导体凸台表面。其中，所述介质层叠层结构的底部与所述图形化的硬掩模层的顶部材质相同。第一垂直沟道孔第一垂直沟道孔第一垂直沟道孔本专利技术还提供了一种三维存储器，其特征在于，包括：图形化的硬掩模层堆叠，位于衬底上；栅极/介质层叠层结构，位于所述图形化的硬掩模层堆叠上，包括依次层叠的多个栅极堆叠和相邻栅极堆叠之间的介质层堆叠；第一垂直沟道孔，穿过所述图形化的硬掩模层堆叠，半导体凸台形成在所述第一垂直沟道孔中；第二垂直沟道孔，穿过所述栅极/介质层叠层结构，垂直沟道层位于所述第二垂直沟道孔中。其中，所述半导体凸台比所述垂直沟道层宽。其中，所述图形化的硬掩模层堆叠至少包括第一硬掩模层和第二硬掩模层；任选地，所述图形化的硬掩模层堆叠进一步包括在第一和/或第二硬掩模层上的第三硬掩模层；优选地，第一硬掩模层和/或第二硬掩模层和/或第三硬掩模层的材料选自氧化硅、氮化硅、氮氧化硅、非晶碳、非晶硅、类金刚石无定形碳、氧化锗、氧化铝、低k材料的任一项或其组合。其中，所述图形化的硬掩模层堆叠的顶部高于所述半导体凸台的顶部。其中，所述半导体凸台的顶部具有掺杂区。其中，所述半导体凸台的材质与衬底的材质不同或相同；任选地，所述半导体凸台为单晶结构。其中，所述栅极/介质层叠层结构的底部与所述图形化的硬掩模层的顶部材质相同。依照本专利技术的三维存储器制造方法，利用硬掩模图形先在衬底上形成掺杂凸台之后再形成介质层堆叠中的沟道孔，提高沟道孔底部凸台的成膜质量、高度和掺杂浓度的均匀性，减少垂直沟道区生长缺陷，提高器件的可靠性。本专利技术所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本专利技术的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。附图说明以下参照附图来详细说明本专利技术的技术方案，其中：图1a和图1b分别显示了现有技术制作3D存储器工艺的剖面示意图；图2a至图2i分别显示了根据本专利技术实施例的半导体器件制造工艺各个步骤的剖面示意图；以及图3显示了根据本专利技术实施例的半导体器件制造工艺的示意性流程图。具体实施方式以下参照附图并结合示意性的实施例来详细说明本专利技术技术方案的特征及其技术效果，公开了可有效提高3DNAND存储器件沟道区成膜质量的新型三维存储器制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请本文档来自技高网...

【技术保护点】
1.一种三维存储器制造方法，其特征在于，包括：在衬底上形成图形化的硬掩模层，所述图形化的硬掩模层具有露出衬底的第一垂直沟道孔，所述第一垂直沟道孔内形成有半导体凸台；在所述半导体凸台顶部形成掺杂区；在所述图形化的硬掩模层和所述半导体凸台上形成介质层叠层结构；刻蚀所述介质层叠层结构，形成暴露所述半导体凸台的第二垂直沟道孔。

【技术特征摘要】
1.一种三维存储器制造方法，其特征在于，包括：在衬底上形成图形化的硬掩模层，所述图形化的硬掩模层具有露出衬底的第一垂直沟道孔，所述第一垂直沟道孔内形成有半导体凸台；在所述半导体凸台顶部形成掺杂区；在所述图形化的硬掩模层和所述半导体凸台上形成介质层叠层结构；刻蚀所述介质层叠层结构，形成暴露所述半导体凸台的第二垂直沟道孔。2.如权利要求1所述的三维存储器制造方法，其特征在于，硬掩模层至少包括第一硬掩模层和第二硬掩模层；任选地，硬掩模层进一步包括在第一和/或第二硬掩模层上的第三硬掩模层；优选地，第一硬掩模层和/或第二硬掩模层和/或第三硬掩模层的材料选自氧化硅、氮化硅、氮氧化硅、非晶碳、非晶硅、类金刚石无定形碳、氧化锗、氧化铝、低k材料的任一项或其组合。3.如权利要求1所述的三维存储器制造方法，其特征在于，形成半导体凸台的步骤进一步包括：刻蚀硬掩模层，形成暴露衬底的第一垂直沟道孔；在所述第一垂直沟道孔中、和图形化的硬掩模层上沉积半导体层；平坦化所述半导体层直至暴露所述图形化的硬掩模层；或者，形成半导体凸台的步骤进一步包括：在硬掩模层上形成停止层；刻蚀所述硬掩模层和停止层，形成暴露衬底的第一垂直沟道孔；在所述第一垂直沟道孔中、和图形化的停止层上沉积半导体层；平坦化所述半导体层直至暴露所述图形化的停止层；去除所述停止层；平坦化所述半导体凸台使得所述半导体层与图形化的硬掩模层齐平。4.如权利要求1所述的三维...

【专利技术属性】
技术研发人员：刘隆冬，王猛，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42