半导体装置的制造方法制造方法及图纸

技术编号:19124429 阅读:36 留言:0更新日期:2018-10-10 06:21
本发明专利技术提供防止将光致抗蚀剂膜用作掩模时的抗蚀剂图案端部的形状垮塌而减少设计余量的半导体装置的制造方法。包括:第一工序,在半导体晶片(10)的第一主面涂敷光致抗蚀剂而形成光致抗蚀剂膜(31);第二工序,在光致抗蚀剂膜(31)转印形成第一开口部的第一掩模图案(32a);第三工序,在光致抗蚀剂膜转印形成位置与第一开口部的位置不同的第二开口部的第二掩模图案(32b);第四工序,基于第一掩模图案(32a)以及第二掩模图案选择性地除去光致抗蚀剂膜(31),形成具有光致抗蚀剂膜的第一开口部以及第二开口部的抗蚀剂掩模;第五工序,将抗蚀剂掩模(31)作为掩模,以离子注入的方式将杂质注入半导体晶片(10)。

【技术实现步骤摘要】
半导体装置的制造方法
本专利技术涉及半导体装置的制造方法。
技术介绍
以往,开发出了如下功率器件,即该功率器件通过以高加速能量的离子注入而导入将成为寿命控制体的杂质缺陷,由此实现特性提高以及特性改善。例如,公知的是,在将IGBT(InsulatedGateBipolarTransistor:绝缘栅型双极晶体管)和与该IGBT反向并联的FWD(FreeWheelingDiode:续流二极管)内置于同一半导体芯片而一体化的结构的反向导通型IGBT(RC-IGBT)中,照射氦(He)而在n-型漂移区形成将成为寿命控制体的缺陷。图11、图12是表示以往的RC-IGBT的结构的截面图。在图11所示的以往的RC-IGBT中,在n-型漂移区101与p型基区102的界面附近,形成有通过氦照射形成的缺陷113。该缺陷113不仅形成于FWD区域112,还形成于IGBT区域111。IGBT区域111是配置有IGBT的区域。FWD区域112是配置有FWD的区域。此外,如图12所示,提出有如下RC-IGBT,即该RC-IGBT为了实现IGBT区域111中的泄漏电流降低和/或损耗降低,仅在FWD区域112形成有缺陷114(例如,参照下述专利文献1~3)。在制作(制造)这样的RC-IGBT时,要选择性地形成n+型发射区103和/或p+型接触区104这样的扩散区域,就要以光致抗蚀剂膜121作为掩模(遮蔽膜)以离子注入122的方式将杂质注入半导体晶片110,所述光致抗蚀剂膜121的与各区域对应的部分形成有开口(图13)。图13是示意地表示使用光致抗蚀剂膜作为掩模的离子注入工序的状态的截面图。光致抗蚀剂膜121以与被进行离子注入122的杂质的射程对应的厚度t101形成,通常,以离子注入122的方式注入磷(P)和/或硼(B)、砷(As)等。此外,在离子注入122之后,光致抗蚀剂膜121通过灰化处理(ashing)被除去。此外,在下述专利文献2(第0025~0027段)中,公开了使用仅将与FWD区域对应的部分开口了的掩模,向半导体晶片的预定的深度选择性地照射氦的内容。在下述专利文献3(第0045段)中,公开了以预定图案的光致抗蚀剂膜作为遮蔽膜,向半导体晶片选择性地照射氦的内容。此外,在如以高加速能量的氦照射和/或质子(H+)照射那样杂质的注入(照射)132的深度(射程)深且不以光致抗蚀剂膜作为遮蔽膜发挥功能的情况下,已知有使用金属掩模和/或硅(Si)掩模等硬掩模131的方法(图14)。此外,在下述专利文献4(第0055、0058段,图7、8)中,公开了如下内容:在RC-IGBT中,通过导入作为抗蚀剂掩模的第二掩模15,使第一掩模14的厚度增大,局部进行氢或氦离子的植入。图14、15是示意地表示使用硬掩模作为掩模的离子注入工序的状态的截面图。如图14所示,在使用硬掩模131作为杂质的离子注入的遮蔽膜的情况下,以在半导体晶片110预先形成的位置对准用标记为基准进行半导体晶片110与硬掩模131的位置对准,两者以对置的主面彼此不接触的方式由例如夹具和/或螺钉(未图示)等固定。并且,在半导体晶片110与硬掩模131固定了的状态下,从硬掩模131侧以高加速能量进行杂质注入132,由此仅在预定区域导入预定的离子种类的杂质和/或缺陷。例如,图15中示出在RC-IGBT中仅在FWD区域112导入因氦照射形成的缺陷114的情况下的制造过程中的状态。如图15所示,在半导体晶片110形成了IGBT以及FWD的元件结构之后,以与半导体晶片110的背面(p+型集电区105侧的面)对置的方式,例如以夹具和/或螺钉(未图示)等将硬掩模131固定于半导体晶片110。并且,将硬掩模131作为掩模从半导体晶片110的背面照射氦,由此从硬掩模131的开口部131a仅向FWD区域112导入因氦照射形成的缺陷114。现有技术文献专利文献专利文献1:日本特开2015-118991号公报专利文献2:日本特开2008-192737号公报专利文献3:日本特开2014-135476号公报专利文献4:日本特开2011-503889号公报
技术实现思路
技术问题但是,硬掩模131由于通过切削加工和/或线切割加工等机械性地加工而成,所以开口部131a的位置精度差。此外,由于硬掩模131的开口部131a的最小加工尺寸大到300μm左右,所以各半导体区域的微细化困难,依器件尺寸而无法使用硬掩模。此外,半导体晶片110与硬掩模131的位置对准精度为±50μm左右,与通过光刻法形成的光致抗蚀剂膜121的对准精度(±0.3μm左右)相比精度差。因此,需要将设计余量设定得较大,芯片尺寸变大,由此从一块半导体晶片可以切出的芯片块数减少,成本增加。另一方面,在以光致抗蚀剂膜121作为遮蔽膜且加深杂质的离子注入122的深度的情况下,需要如上所述以与进行离子注入122的杂质的射程对应的厚度t101形成光致抗蚀剂膜121。例如,光致抗蚀剂膜121中的射程为半导体晶片110中的射程的两倍。此时,在杂质向半导体晶片110的离子注入122的深度为0.5μm的情况下,光致抗蚀剂膜121的厚度t101为1.0μm。但是,在杂质向半导体晶片110的离子注入122的深度例如深到50μm的情况下,光致抗蚀剂膜121的厚度t101需要为100μm以上。在这样将作为遮蔽膜使用的光致抗蚀剂膜(抗蚀剂掩模)121的厚度t101增厚的情况下,会产生以下的问题。图16是表示以往的半导体装置的制造方法的一部分工序的概要的流程图。在形成光致抗蚀剂膜121的情况下,在半导体晶片110的一个主面110a涂敷光致抗蚀剂,在半导体晶片110的一个主面110a的整个面以预定的厚度t101形成光致抗蚀剂膜121(步骤S11)。接着,进行曝光(步骤S12)、显影(步骤S13)。通过显影,除去曝光后的部分的光致抗蚀剂,在光致抗蚀剂膜121形成抗蚀剂图案。接着,为了防止光致抗蚀剂膜121中的溶剂等因离子注入时的温度上升而发泡,实施UV(UltraViolet:紫外线)固化或后烘(步骤S14)。图17是示意地表示端部无形状垮塌的抗蚀剂图案的截面图。在抗蚀剂图案为这样的情况下,离子仅注入到光致抗蚀剂膜121的开口部31a。但是,若抗蚀剂图案的残留宽度wt(未通过显影除去的光致抗蚀剂膜121的宽度)成为10μm以上,则通过UV固化或后烘的实施,在抗蚀剂图案的端部会产生形状垮塌。图18是示意地表示端部有形状垮塌的抗蚀剂图案的截面图。在这样的情况下,在抗蚀剂图案的端部,由于无法保证期望的膜厚,所以无法遮蔽离子,离子也注入到光致抗蚀剂膜121的开口部31a以外的部分33。例如,在RC-IGBT中,在应该遮蔽氦的区域也照射氦,IGBT21的特性会改变。因此,需要限定照射量、照射时的加速电压、照射离子种类,不进行显影后烘烤而进行氦照射或将设计余量设定得较大。在此,图19是示意地表示抗蚀剂图案端部的形状垮塌宽度的截面图。形状垮塌宽度w101为从抗蚀剂图案端部到膜厚成为光致抗蚀剂膜121的膜厚t101处的长度。此外,图20是表示烘烤温度与抗蚀剂图案端部的形状垮塌宽度的关系的曲线图。在图20中,横轴表示烘烤温度,单位是℃。此外,纵轴表示形状垮塌宽度率。将该形状垮塌宽度率乘以膜厚t10本文档来自技高网
...
半导体装置的制造方法

【技术保护点】
1.一种半导体装置的制造方法,其特征在于,包括:第一工序,在半导体晶片的第一主面涂敷光致抗蚀剂而形成光致抗蚀剂膜;第二工序,在所述光致抗蚀剂膜转印第一掩模图案,所述第一掩模图案形成第一开口部;第三工序,在所述光致抗蚀剂膜转印第二掩模图案,所述第二掩模图案形成多个位置与所述第一开口部的位置不同的第二开口部;第四工序,基于所述第一掩模图案以及所述第二掩模图案选择性地除去所述光致抗蚀剂膜,形成具有所述光致抗蚀剂膜的所述第一开口部以及所述第二开口部的抗蚀剂掩模;以及第五工序,将所述抗蚀剂掩模作为掩模,以离子注入的方式将杂质注入所述半导体晶片。

【技术特征摘要】
2017.03.16 JP 2017-0512401.一种半导体装置的制造方法,其特征在于,包括:第一工序,在半导体晶片的第一主面涂敷光致抗蚀剂而形成光致抗蚀剂膜;第二工序,在所述光致抗蚀剂膜转印第一掩模图案,所述第一掩模图案形成第一开口部;第三工序,在所述光致抗蚀剂膜转印第二掩模图案,所述第二掩模图案形成多个位置与所述第一开口部的位置不同的第二开口部;第四工序,基于所述第一掩模图案以及所述第二掩模图案选择性地除去所述光致抗蚀剂膜,形成具有所述光致抗蚀剂膜的所述第一开口部以及所述第二开口部的抗蚀剂掩模;以及第五工序,将所述抗蚀剂掩模作为掩模,以离子注入的方式将杂质注入所述半导体晶片。2.根据权利要求1所述的半导体装置的制造方法,其特征在于,所述半导体装置的制造方法在所述第二工序之后且所述第三工序之前,包括:基于所述第一掩模图案选择性地除去所述光致抗蚀剂膜而在所述光致抗蚀剂膜形成所述第一开口部的工序,在所述第四工序中,基于所述第二掩模图案选择性地除去所述光致抗蚀剂膜而在所述光致抗蚀剂膜形成多个所述第二开口部。3.根据权利要求1或2所述的半导体装置的制造方法,其特征在于,所述半导体装置的制造方法在所述第四工序之后且所述第五工序之前,包括:对所述抗蚀剂掩模照射紫外线的工序或对所述抗蚀剂掩模进行加热的工序。4.根据权利要求1~3中的任意一项所述的半导体装置的制造方法,其特征在于,所述第一开口部与所述第二开口部分离。5.根据权利要求1~4中的任意一项所述的半导体装置的制造方法,其特征在于,所述第二开口部的深度比所述第一开口部的深度浅。6.根据权利要求1~5中的任意一项所述的半导体装置的制造方法,其特征在于,所述第二开口部的宽度比所述第一开口部的宽度窄。7.根据权利要求1~6中的任意一项所述的半导体装置的制造方法,其特征在于,所述第二开口部的深度为0.5μm以上且1μm以下。8.根据权利要求1~7中的任意一项所述的半导体装置的制造方法,其特征在于,所述第二开口部的宽度为1μm以...

【专利技术属性】
技术研发人员:儿玉奈绪子
申请(专利权)人:富士电机株式会社
类型:发明
国别省市:日本,JP

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1