用于处理半导体工件的方法和半导体装置制造方法及图纸

本发明专利技术涉及一种用于处理半导体工件的方法，其中该方法包含以下内容：在半导体工件的第一区域中形成沟槽结构，其中沟槽结构从半导体工件的表面延伸到半导体工件中直至第一深度；在第一区域的侧向旁边在半导体工件的第二区域中形成至少一个凹部，其中至少一个凹部从半导体工件的表面延伸到半导体工件中直至小于第一深度的第二深度；在半导体工件上形成至少一个材料层，其中至少一个材料层填充沟槽结构和至少一个凹部并且覆盖半导体工件的在第一区域中和在第二区域中的表面；和平坦化半导体工件，以便部分地去除在第一区域中的和在第二区域中的至少一个材料层，其中在沟槽结构中和在至少一个凹部中的至少一个材料层保留。

【技术实现步骤摘要】
用于处理半导体工件的方法和半导体装置
一般而言，不同的实施方式涉及用于处理半导体工件的方法和半导体装置。
技术介绍
一般而言，在半导体工业中可以使用各种不同的工艺来处理半导体工件，例如以用于制造半导体装置。半导体工件、例如芯片、晶片或任何其他合适的衬底可以通过层构建、结构化、掺杂、退火和诸如此类的来处理。为了形成或加工沟槽结构，例如可以使用化学机械抛光工艺（CMP工艺）或任何其他合适的工艺，以便使半导体工件的表面平坦化。这样的平坦化能够困难地整合到工艺过程中，因为例如在平坦化平面之上延伸的所有结构在平坦化期间被去除。这在必须考虑平坦化的情况下、特别是在平坦化平面例如为了形成半导体工件之内的沟槽结构或诸如此类的而到达半导体工件的主处理表面的情况下通常可能导致耗费的和复杂的处理过程。
技术实现思路
根据不同的实施方式提供一种用于处理半导体工件的方法，其中该方法包含以下内容：在半导体工件的第一区域中形成沟槽结构，其中沟槽结构从半导体工件的表面延伸到半导体工件中直至第一深度；在第一区域的侧向旁边在半导体工件的第二区域中形成至少一个凹部，其中所述至少一个凹部从半导体工件的表面延伸到半导体工件中直至小于第一深度的第二深度；在半导体工件上施加至少一个材料层，其中所述至少一个材料层填充所述沟槽结构和所述至少一个凹部并且覆盖半导体工件的在第一区域和第二区域中的表面。该方法还可以包含半导体工件的平坦化，以便部分地去除在第一区域和第二区域中的至少一个材料层，其中在沟槽结构和至少一个凹部中的至少一个材料层保留。附图说明一般而言，在附图中，通过不同视角的相同的附图标记涉及相同的部件。附图不必严格按照比例，代替于此，一般强调本专利技术原理的展示。在随后的描述中，本专利技术的不同实施方式参考以下附图予以描述，其中：图1示出根据不同实施方式的用于处理半导体工件的方法的示意性流程图；图2A至2D示出根据不同实施方式的在处理期间的不同阶段处的半导体工件；图3A至3C示出根据不同实施方式的在处理期间的不同阶段处的半导体工件；图4A至4C示出根据不同实施方式的在处理期间的不同阶段处的半导体工件；图5A至5D示出根据不同实施方式的在处理期间的不同阶段处的半导体工件；图6A至6B示出根据不同实施方式的在处理期间的不同阶段处的半导体工件；图7A至7D示出根据不同实施方式的在处理期间的不同阶段处的半导体工件；图8A至8D示出根据不同实施方式的在处理期间的不同阶段处的半导体工件；图9A至9D分别示出根据不同实施方式的在示意性横截面图下的包含半导体工件的半导体装置；图9E示出根据不同实施方式的在示意性横截面图下的半导体装置的功率半导体结构；以及图10A至10E分别示出根据不同实施方式的在示意性横截面图下的包含半导体工件的半导体装置。具体实施方式下面详细的描述涉及通过图示来示出特别的细节和实施方式的附图，以所述实施方式可以实施本专利技术。这些实施方式足够详细地予以描述，以便使专业人员能够实施本专利技术。可以使用其他实施方式并且可以进行结构的、逻辑的和电气的改变，而不偏离本专利技术的保护范围。不同实施方式不必然相互排他，因为一些实施方式可以与一个或多个另外的实施方式进行组合，以便形成新的实施方式。不同实施方式结合方法来描述，并且不同实施方式结合装置来描述。然而可以理解的是，结合方法来描述的实施方式可以类似地适用于装置，并且反之亦然。术语“至少一个”和“一个或多个”可以理解成，它们包含大于或等于1的任意整数、即一个、两个、三个、四个、…、等等。术语“多个”可以理解成，其包含大于或等于2的任意整数、即两个、三个、四个、五个、…、等等。关于一组元素的术语“…中的至少一个”在此可以使用成，使得该术语表示由元素构成的组中的至少一个元素。例如关于一组元素的术语“…中的至少一个”在此可以使用成，使得该术语表示从以下中的选择：所列举的元素之一、所列举的元素中的多个、多个单独列举的元素或多个列举的元素中的多个。在此用来描述特征、例如层的构成、在一侧或表面“之上”的词语“之上”可以使用成，使得其表示，特征、例如层可以“直接在…上”、例如与隐含的侧或表面直接接触地构成。在此用来描述特征、例如层的构成、在一侧或表面“之上”的词语“之上”可以使用成，使得其表示，特征、例如层可以“间接在隐含的侧或表面上”地构成，具有一个或多个附加的布置在隐含的侧或表面与所构成的层之间的层。类似地，在此用来描述布置在其他之上的特征、例如“覆盖”一侧或表面的层的词语“覆盖”在此可以使用成，使得其表示，特征、例如层可以在隐含的侧或表面之上并且与隐含的侧或表面直接接触地来布置。在此用来描述特征、例如“覆盖”一侧或表面的层的词语“覆盖”在此可以使用成，使得其表示，特征、例如层可以在隐含的侧或表面之上并且与隐含的侧或表面间接接触地具有一个或多个附加的布置在隐含的侧或表面与进行覆盖的层之间的层来布置。关于结构（或结构元件）的“侧向的”伸展而使用的术语“侧向的”在此可以使用成，使得该术语表示沿着载体表面的伸展或位置关系，其中所述结构设置在半导体工件（例如层、衬底、晶片或任意其他载体类型）上或中或者其“侧向”旁边。也即，半导体工件（例如层、衬底、晶片或任意其他载体类型）的表面可以用作参考，一般被称为主处理表面。此外，关于结构（或结构元件）的“宽度”而使用的术语“宽度”在此可以使用成，使得该术语表示结构的侧向伸展。此外，关于结构（或结构元件）的高度而使用的术语“高度”在此可以使用成，使得该术语表示结构沿着垂直于载体表面（例如垂直于载体的主处理表面）的方向的伸展。在此关于层的“厚度”而使用的术语“厚度”在此可以使用成，使得该术语表示层垂直于（材料或材料结构的）底板表面的空间伸展，层施加在该底板上。如果底板表面平行于载体表面（例如平行于主处理表面），则施加在底板表面上的层的“厚度”可以与层的高度相同。术语“耦合”在此使用成，使得该术语表示电连接，这可以包含直接连接或间接连接，其中间接连接仅仅可以包含在电流路径中的不影响所描述的电路或装置的重要功能的附加结构。在此用来描述两个端子、两个接触部等之间的电连接的术语“导电连接”可以理解为具有欧姆特性的导电连接，例如通过电流路径中的金属或在不存在pn结的情况下的简并半导体来提供。在此用来描述端子与半导体区域或诸如此类的之间的电接触的术语“接触”可以理解为直接的物理接触和/或直接的电接触。在此关于“掺杂区域”和诸如此类的而使用的术语“区域”在此可以使用成，使得该术语表示具有仅仅一种掺杂类型（例如n型或p型）的连续区域。根据不同实施方式，半导体工件（例如半导体衬底、半导体晶片、半导体芯片、所施加的半导体层、外延半导体层等）可以由硅来制造或包含硅。然而，可以以类似的方式使用不同类型的其他半导体材料、例如锗、III至V主族（例如SiC）或例如包含聚合物的其他类型。在一种实施方式中，半导体层是由硅（例如p型掺杂或n型掺杂）制造的晶片。在一种替代的实施方式中，半导体层是绝缘体上硅晶片（SOI晶片）。根据不同实施方式，为了制造MOS受控的（金属氧化物半导体受控的）功率装置可以使用平坦化（例如CMP，化学机械抛光）来形成栅极结构，该栅极结构例如包含用于部分或完全填充一个或多个栅沟槽的栅极材料层（例如多晶硅层本文档来自技高网...

【技术保护点】
1.用于处理半导体工件（202）的方法（100），其中所述方法具有以下内容：在半导体工件（202）的功率装置区域（202a）中形成沟槽结构（214），其中所述沟槽结构（214）从半导体工件（202）的表面（202s）延伸到半导体工件（202）中直至第一深度（215），在所述功率装置区域（202a）的侧向旁边在半导体工件（202）的功能区域（202b）中形成至少一个凹部（224），其中所述至少一个凹部（224）从半导体工件（202）的表面（202s）延伸到半导体工件（202）中直至小于第一深度（215）的第二深度（225），并且其中所述至少一个凹部（224）具有大于第二深度（225）的宽度（221）；在所述半导体工件（202）上形成至少一个材料层（230），其中所述至少一个材料层（230）具有半导体材料或由其构成并且填充所述沟槽结构（214）和所述至少一个凹部（224）并且覆盖半导体工件（202）的在功率装置区域（202a）中和在功能区域（202b）中的表面（202s）；平坦化所述半导体工件（202），使得部分地去除在功率装置区域（202a）中的和在功能区域（202b）中的所述至少一个材料层（230），其中所述至少一个材料层（230）的在所述沟槽结构（214）中的第一区段（240a）保留并且其中所述至少一个材料层（230）的在所述至少一个凹部（224）中的第二区段（240b）保留；在所述功率装置区域（202a）中形成功率装置结构（900a），其中所述至少一个材料层（230）的第一区段（240a）是所述功率装置结构（900a）的部分；并且在所述功能区域（202b）中形成功能结构，其中所述至少一个材料层（230）的第二区段（240b）是所述功能结构的部分。...

【技术特征摘要】
2017.03.21 DE 102017106020.01.用于处理半导体工件（202）的方法（100），其中所述方法具有以下内容：在半导体工件（202）的功率装置区域（202a）中形成沟槽结构（214），其中所述沟槽结构（214）从半导体工件（202）的表面（202s）延伸到半导体工件（202）中直至第一深度（215），在所述功率装置区域（202a）的侧向旁边在半导体工件（202）的功能区域（202b）中形成至少一个凹部（224），其中所述至少一个凹部（224）从半导体工件（202）的表面（202s）延伸到半导体工件（202）中直至小于第一深度（215）的第二深度（225），并且其中所述至少一个凹部（224）具有大于第二深度（225）的宽度（221）；在所述半导体工件（202）上形成至少一个材料层（230），其中所述至少一个材料层（230）具有半导体材料或由其构成并且填充所述沟槽结构（214）和所述至少一个凹部（224）并且覆盖半导体工件（202）的在功率装置区域（202a）中和在功能区域（202b）中的表面（202s）；平坦化所述半导体工件（202），使得部分地去除在功率装置区域（202a）中的和在功能区域（202b）中的所述至少一个材料层（230），其中所述至少一个材料层（230）的在所述沟槽结构（214）中的第一区段（240a）保留并且其中所述至少一个材料层（230）的在所述至少一个凹部（224）中的第二区段（240b）保留；在所述功率装置区域（202a）中形成功率装置结构（900a），其中所述至少一个材料层（230）的第一区段（240a）是所述功率装置结构（900a）的部分；并且在所述功能区域（202b）中形成功能结构，其中所述至少一个材料层（230）的第二区段（240b）是所述功能结构的部分。2.根据权利要求1所述的方法，其中所述沟槽结构（214）的形成具有侧向并排地形成多个沟槽（214t）。3.根据权利要求1或2所述的方法，其中所述至少一个凹部（224）和所述沟槽结构（214）在至少一个共同的处理阶段期间形成。4.根据权利要求2所述的方法，其中所述多个沟槽（214t）中的每个沟槽以第一深度（215）和宽度（211）形成，其中所述多个沟槽（214t）中的相应沟槽的相应宽度（211）小于所述至少一个凹部（224）的宽度（221）。5.根据权利要求1至4之一所述的方法，所述方法还具有以下内容：在半导体工件（202）的功率装置区域（202a）中形成第一绝缘层（214i），以便将保留在沟槽结构（214）中的至少一个材料层（230）的第一区段（240a）与半导体工件（202）的在第一绝缘层（214i）之下的第一区段（212s）分离。6.根据权利要求5所述的方法，所述方法还具有以下内容：在半导体工件（202）的功能区域（202b）中形成第二绝缘层（222d、724i），以便将保留在至少一个凹部（224）中的至少一个材料层（230）的第二区段（240b）与半导体工件（202）的在第二绝缘层（222d、724i）之下的第二区段（222s）分离。7.根据权利要求5或6所述的方法，其中半导体工件（202）的第一区段（212s）具有一种半导体材料，和/或其中半导体工件（202）的第二区段（222s）具有一种半导体材料。8.根据权利要求1至7之一所述的方法，其中所述功率装置结构（900a）具有场效应晶体管结构并且保留在沟槽结构（214）中的至少一个材料层（230）的第一区段（240a）是场效应晶体管结构的栅极结构的一部分，并且其中第一绝缘层（214i）是场效应晶体管结构的栅极电介质层。9.根据权利要求1至8之一所述的方法，其中所述功率装置区域（202a）是垂直的装置区域并且其中保留在沟槽结构（214）中的至少一个材料层（230）的第一区段（240a）是垂直的半导体结构的部分。10.根据权利要求9所述的方法，其中所述垂直的半导体结构是垂直的二极管结构、垂直的晶体管结构或垂直的晶闸管结构。11.根据权利要求1至10之一所述的方法，其中所述功能区域（202b）是传感器区域和/或保护区域，并且其中保留在至少一个凹部（224）中的至少一个材料层（230）的第二区段（240b）是传感器结构和/或保护结构（1000b）的部分。12.根据权利要求1至10之一所述的方法，其中所述功能区域（202b）是所述功率装置区域（202a）的边缘截止区域并且其中保留在至少一个凹部（224）中的至少一个材料层（230）的第二区段（240b）是边缘截止结构（900b）的部分。13.根据权利要求1至...

【专利技术属性】
技术研发人员：A卡尔莫斯，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国,DE