当前位置: 首页 > 专利查询>ARM有限公司专利>正文

使用存储器内置自测的存储器保护电路测试和存储器擦洗制造技术

技术编号:19124058 阅读:23 留言:0更新日期:2018-10-10 06:09
本公开涉及使用存储器内置自测的存储器保护电路测试和存储器擦洗。一种数据处理设备包括存储器和存储器保护电路,该存储器保护电路用于在存储器的操作使用期间提供到存储器的操作路径。存储器内置自测控制器34使用通过存储器保护电路到存储器的间接测试访问路径或绕过存储器保护电路到存储器的直接测试访问路径对存储器执行内置自测操作。因此,除了存储器的正确操作之外,还可以测试存储器保护电路本身的正确操作。

【技术实现步骤摘要】
使用存储器内置自测的存储器保护电路测试和存储器擦洗
本公开涉及数据处理系统的领域。更具体地,本公开涉及使用存储器内置自测电路的数据处理系统内的存储器保护电路和存储器擦洗的现场测试。
技术介绍
已知的是,提供了一种数据处理设备(例如,所谓的片上系统(SoC)设备),该数据处理设备具有各种不同形式的一个或多个存储器,用于存储待操作的数据值以及用于指定待执行的数据处理操作的程序指令。数据处理操作可以由诸如CPU(中央处理器)之类的所谓IP核心(可作为逻辑电路实现的单独许可的处理操作块)来执行。存储器的形式可以包括:例如主存储器、缓存存储器(包括例如,1级(L1)缓存、2级(L2)缓存等);用于存储指定虚拟-物理存储器地址转换和/或存储器许可数据的数据转换后备缓存器;以及存储用于数据处理系统内的其他用途的数据的存储器,例如用于分支预测的分支历史数据。已知在数据处理系统内提供存储器内置自测(MBIST)电路,用于对数据处理系统内的存储器执行存储器测试操作。这样的存储器内置自测电路可以被用来在数据处理系统的初始制造时执行初始测试和/或在数据处理系统的寿命期间执行连续测试时。识别存储器操作中的错误可以被用来触发适当的响应,例如,使存储器的相关部分不被使用,使得不会整体上损坏或减慢系统的操作。对检测到的错误的许多其他不同形式的响应也是可能的。在数据处理系统中也已知提供存储器保护电路,其用于在存储器的操作使用期间防止存储器中的错误。例如,可以使用错误校正码电路和/或奇偶校验码电路来存储与存储器内的存储的数据值相关联的错误校正码和/或奇偶校验位。然后可以使用这些错误校正码和/或奇偶校验位来检测在存储器内出现的错误并潜在地校正这些错误。由于粒子罢工引起的软错误可以在其能够破坏整个系统的操作之前被检测并校正,因为这种错误不是存储器内的永久性故障的征兆,因此存储器可以继续其正常操作。术语“存储器保护电路”可以包括存储器错误检查或校正码生成电路、错误检测电路和错误校正电路。这些包括奇偶校验码和错误校正码(ECC)电路。存储器保护电路本身的测试可以在上电、断电或在操作期间周期性地在现场(也就是说,在操作设备的上下文中而不是在制造阶段)执行。现场MBIST的三种可能的使用模式可以分为:生产测试、离线测试和在线测试。这些使用模型中的任何一个都可用于在上电、断电或在操作期间周期性地测试存储器保护电路。在以下方面中存在权衡:MBIST电路支持这些使用模型中的每个使用模型的复杂性、以及测试对由IP核心执行的功能操作的侵入性。生产测试在生产测试使用模型中,IP核心的所有功能操作在测试期间停止,存储器中的数据被测试破坏,IP核心内的所有状态都将丢失,并且除了MBIST电路以外不会访问IP核心内的存储器。当测试完成时,IP核心被重置,核心中的大部分存储器被初始化。存储器测试是以在制造诸如SoC之类的设备时将如何进行的类似方式在现场执行的。通常,生产测试算法可能需要运行很长时间,导致IP核心在相当长的一段时间内不能用于功能性使用。离线测试在离线测试使用模型中,待测试的存储器由在IP核心上运行的软件禁用,因此不能用于正常的功能使用。IP核心仍然可以运行,但性能水平降低。例如,如果L1数据缓存离线,则CPU仍然可以访问L2或较低存储器中的数据,但是每次访问可能与访问L1数据缓存相比需要更长的时间。另外,当L1数据缓存离线时,仍然可以访问L1指令缓存。如果L1数据缓存中的数据需要被保留以供在测试之后使用,则在测试开始之前任何脏数据都必须被清理到较低级别的存储器。除了MBIST电路以外,不能访问正在进行测试的存储器。正在进行测试的存储器的内容通常会被测试破坏,并且可能需要在启用功能性使用时重新初始化该存储器。通常情况下,生产测试算法用于测试存储器。IP核心的状态不会由于测试而丢失,并且在测试完成后不需要重置。在线测试在在线测试方法中,待测试的存储器的全部或部分被MBIST控制器锁定,并且使用短突发在线存储器测试算法,一次只测试存储器的一小部分。所以存储器不可用于功能性使用的时间非常短。如果IP核心希望访问针对测试而被锁定的存储器条目,则功能性访问被停止,直到MBIST控制器移除锁定。IP核心仍然可以自由访问所有其他未被锁定以用于测试的存储器和条目。即使对特定存储器的访问停止,IP核心的其他部分仍然可以正常工作。在测试期间修改的存储器条目中的任何值在测试开始时均保存,并在MBIST控制器的测试结束时恢复。测试相对IP核心的正常操作是自主进行的,被测试的存储器不需要禁用功能性使用。IP核心的状态不会由于测试而丢失,并且在测试完成后不需要重置。测试对IP核心的操作或性能几乎没有影响,由于以下原因:核心在测试突发期间可能不需要访问锁定的条目或可能试图通过测试突发访问锁定的存储器部分路径,存储器内容被保存,维持了与其他共享存储器的一致性,测试时间短,测试间隔大。存储器擦洗(memoryscrubbing)被用来通过检查并(如有必要)校正存储的数据值来减轻来自多个事件干扰的在相同存储器条目中发生的多个软错误。目前的做法是存储器保护电路支持单位错误校正和双位错误检测。因此,如果一个存储器条目包含两个或更多的错误位,那么就不可能校正这些错误,所以数据就会丢失。存储器条目可能不会被长时间读取,因此其可能包括未被检测到的软错误,由此容易受到可能不可挽回地破坏数据的第二软错误事件的影响。因此,可以适当地执行存储器擦洗,以便在发生错误之后立即校正软错误。
技术实现思路
本公开的至少一些实施例提供了一种用于处理数据的装置,包括:存储器;存储器保护电路,用于提供到所述存储器的操作访问路径并且在所述存储器操作使用期间防止所述存储器中的错误;以及存储器内置自测电路,用于对所述存储器执行测试操作;其中所述存储器内置自测电路提供通过所述存储器保护电路到所述存储器的间接测试访问路径和绕过所述存储器保护电路到所述存储器的直接测试访问路径。本公开的至少一些实施例提供了一种对存储器进行内置自测的方法,存储器具有存储器保护电路,存储器保护电路提供到所述存储器的操作访问路径并且在所述存储器操作使用期间防止所述存储器中的错误,所述方法包括:使用通过所述存储器保护电路的间接测试访问路径来访问所述存储器;以及使用绕过所述存储器保护电路的直接测试访问路径来访问所述存储器。本公开的至少一些实施例提供了一种用于对存储器进行内置自测的存储器内置自测设备,存储器具有存储器保护电路,存储器保护电路提供到所述存储器的操作访问路径并且在所述存储器操作使用期间防止所述存储器中的错误,所述存储器内置自测设备包括:存储器接口电路,用于提供通过所述存储器保护电路到所述存储器的间接测试访问路径和绕过所述存储器保护电路到所述存储器的直接测试访问路径。结合附图阅读说明性实施例的以下详细描述,将明白本公开的上述和其他目的、特征和优点。附图说明图1示意性地示出了包括不同类型的多个存储器的数据处理系统,其中一些存储器与存储器保护电路结合,一些存储器具有相关联的存储器内置自测电路;图2示意性地示出了连接到存储器以及写入侧存储器保护电路和读取侧存储器保护电路两者的存储器内置自测电路;图3是示意性示出例如用于检测奇偶校验或错误检测/校正码生本文档来自技高网
...
使用存储器内置自测的存储器保护电路测试和存储器擦洗

【技术保护点】
1.一种用于处理数据的装置,包括:存储器;存储器保护电路,用于提供到所述存储器的操作访问路径并且在所述存储器操作使用期间防止所述存储器中的错误;以及存储器内置自测电路,用于对所述存储器执行测试操作;其中所述存储器内置自测电路提供通过所述存储器保护电路到所述存储器的间接测试访问路径和绕过所述存储器保护电路到所述存储器的直接测试访问路径。

【技术特征摘要】
2017.03.23 US 15/467,0421.一种用于处理数据的装置,包括:存储器;存储器保护电路,用于提供到所述存储器的操作访问路径并且在所述存储器操作使用期间防止所述存储器中的错误;以及存储器内置自测电路,用于对所述存储器执行测试操作;其中所述存储器内置自测电路提供通过所述存储器保护电路到所述存储器的间接测试访问路径和绕过所述存储器保护电路到所述存储器的直接测试访问路径。2.根据权利要求1所述的装置,其中,所述存储器在所述操作使用期间存储至少一个保护数据值和相关联的保护码值,该相关联的保护码值由所述存储器保护电路生成并且基于所述保护数据值。3.根据权利要求2所述的装置,其中,所述保护码值包括奇偶校验值和错误校正码值中的一个。4.根据权利要求1所述的装置,其中,所述存储器保护电路执行检测错误和校正错误中的至少一者。5.根据权利要求2所述的装置,其中,所述存储器保护电路包括写入侧存储器保护电路,用于在所述操作使用期间将所述保护数据值写入所述存储器时,根据所述保护数据值生成所述相关联的保护码值。6.根据权利要求2所述的装置,其中,所述存储器保护电路包括读取侧存储器保护电路,用于在所述操作使用期间读取所述保护数据值时,使用所述保护码值来执行检测所述保护数据值中的错误和校正所述保护数据值中的错误中的至少一者。7.根据权利要求2所述的装置,其中,所述直接测试访问路径允许所述存储器内置自测电路在所述测试操作期间执行以下中的至少一者:将测试保护数据值和独立于所述测试保护数据值的测试保护码值写入所述存储器中;以及从所述存储器中读取存储在所述存储器中的所述测试保护数据值和所述测试保护码值。8.根据权利要求2所述的装置,其中,所述间接测试访问路径允许所述存储器内置自测电路在所述测试操作期间通过所述存储器保护电路将以下各项写入所述存储器中:(i)测试保护数据值;以及(ii)测试保护码值,该测试保护码值由所述存储器保护电路生成并且基于所述测试保护数据值。9.根据权利要求2所述的装置,其中,所述间接测试访问路径允许所述存储器内置自测电路在所述测试操作期间通过所述存储器保护电路从所述存储器读取以下中的至少一者:经受由所述存储器保护电路执行的任何错误校正的测试保护数据值;存储在所述存储器中的测试保护数据值;存储在所述存储器中的测试保护码值;错误检测值,其指示所述存储器保护电路检测到所述测试保护码值指示存储在所述存储器中的所述测试保护数据值内的至少一个错误;以及并发位值,其指示存储在所述存储器中的所述测试保护数据值内的一个或多个位位置,所述存储器保护电路在该一个或多个位位置处检测到错误。10.根据权利要求1所述的装置,包括至少一个存储器访问源,用于在所述存储器的所述操作使用期间生成对所述存储器的存储器访问,其中所述至少一个存储器访问源对所述存储器的访问在所述测试操作期间被阻止。11.根据权利要求10所述的装置,其中,所述至少一个存储器访问源在所述测试操作期间继续进行独立于对所述存储器的访问的操作。12.根据权利要求1所述的装置,包括多个存储器,所述多个存储器经受由所述存储器内置自测电路控制的测试操作。13.一种对存储器进行内置自测的方法,所述存储器具有存储器保护电路,所述存储器保护电路提供到所述存储器的操作访问路径并且在所述存储器操作使用期间防止所述存储器中的错误,所述方法包括:使用通过所述存储器保护电路的间接测试访问路径来访问所述存储器;以及使用绕过所述存储器保护电路的直接测试访问路径来访问所述存储器。14.根据权利要求13所述的方法,其中,所述存储器在所述操作使用期间存储至少一个保护数据值和相关联的保护码值,该相关联的保护码值由所述存储器保护电路生成并且基于所述保护数据值。15.根据权利...

【专利技术属性】
技术研发人员:艾伦·杰里米·贝克尔彼得·洛根·哈罗德
申请(专利权)人:ARM有限公司安谋科技中国有限公司
类型:发明
国别省市:英国,GB

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1