集成式人工神经元装置制造方法及图纸

一种集成式人工神经元装置，包括输入信号节点、输出信号节点和参考电源节点。积分器电路接收输入信号并且对输入信号进行积分从而产生积分信号。发生器电路接收积分信号，并且当积分信号超过阈值时，传送输出信号。积分器电路包括耦合在输入信号节点与参考电源节点之间的主电容器。积分器电路包括耦合在输入信号节点与输出信号节点之间的主MOS晶体管。主MOS晶体管具有耦合到输出信号节点的栅极和与栅极相互耦合的衬底。

【技术实现步骤摘要】
集成式人工神经元装置优先权要求本申请要求于2017年3月23日提交的专利号为1752383的法国专利申请的优先权，在法律允许的最大范围内，其公开的全部内容以引用的方式并入本文。
实施例涉及人工智能，尤其涉及在本领域技术人员已知为“深度学习”的背景下的神经元网络的创建。更具体地，实施例涉及模拟神经元行为的集成式电子电路。
技术介绍
生物神经元包括多个部分，这些部分包括：传送电输入信号的一个或者多个树突；神经元或者体细胞的本体，该本体累积形式为其膜的内部与外部之间的电位差的输入信号；以及轴突，配置为当膜的外部和内部之间的电压达到一定阈值时传送输出信号或者动作电位的轴突。在生物神经元中，如果在膜的内部与外部之间没有实现电平衡，则会通过膜发生电气泄漏。人工神经元应该模仿生物神经元，从而能够接收输入信号，对输入信号进行积分，并且当积分信号达到阈值时发射以一个或者多个电压尖峰形式的输出信号。在人工神经元的网络的领域中，首字母缩略词LIF(“带泄漏的积分触发(LeakyIntegrateandFire)”)表示人工神经元的简单行为模型，在该模型中，人工神经元接收输入信号并且积累输入信号直到超过阈值，如果超过阈值，则神经元发射输出信号。该模型尤其考虑了通过神经元膜的神经元电泄漏。神经元可以接收一系列连续的电流尖峰直到生成输出电流尖峰，或者在输入处接收连续的信号并且在输出处生成一连串的电流尖峰。存在根据LIF模型创建人工神经元的解决方案，该解决方案包括，例如，使用数十个晶体管和至少一个通常为100平方微米的大尺寸的电容器。由于电容器的尺寸较大，这种类型的电路的反应时间大约为1毫秒。此外，在人工智能领域中的应用，诸如，例如但不限于大脑活动的模拟，需要创建包括通常大约为十亿的非常大量的人工神经元的网络。因此，使用减小了尺寸的集成式电路将是非常有利的。存在使用进一步减小了尺寸的神经元并且能实现更高操作速度的解决方案，但是这些解决方案需要实施具体的制造方法。
技术实现思路
因此，根据一个实施例，提出了一种能够实现高信息处理速度并且可以通过使用传统的CMOS制造方法有利地生产的、具有减小了尺寸的人工神经元。根据一个方面，一种集成式人工神经元装置，该集成式人工神经元装置包括：输入节点，该输入节点配置为接收至少一个输入信号；输出节点，该输出节点配置为传送至少一个输出信号；参考节点，该参考节点配置为传送参考电压；积分器电路，该积分器电路配置为接收所述至少一个输入信号并且对所述至少一个输入信号进行积分，并且传送积分信号；发生器电路，该发生器电路配置为接收积分信号，并且当积分信号超过阈值时，传送输出信号。在该装置中，积分器电路包括耦合在输入节点与参考节点之间的主电容器，发生器电路包括具有耦合到输入节点的第一电极、耦合到输出节点的第二电极、以及耦合到输出节点的栅极的主MOS晶体管。主晶体管进一步使其衬底(在绝缘体上硅型技术的情况下是“本体”，在块状衬底型技术的情况下是“块”)与其栅极相互耦合在一起。因此，人工神经元装置包括很少的部件，这有利地使得能够相对于现有装置，很大地减小装置的表面积并且因此能够实现高积分速率。在主MOS晶体管的衬底与栅极之间的相互耦合(例如，通过直接的电连接)有利于使装置以低电流值和低电压值运行。此外，常规元件的使用使根据传统的CMOS方法制造装置成为可能。发生器电路可以包括耦合在主MOS晶体管的衬底与参考节点之间并且配置为调整所述阈值的值的控制电路。该控制电路可以包括，例如，控制电阻器。作为变型，控制电路可以包括具有控制电极的控制晶体管，该控制电极配置为接收控制信号以在接通(ON)状态下更改其电阻，所述阈值的值取决于所述控制信号的值。主MOS晶体管可以具有1微米的栅极宽度和100纳米的栅极长度。作为变型，主MOS晶体管可以具有小于200纳米的栅极宽度和小于28纳米的栅极长度。主电容器可以具有小于0.5微米的表面积。通过使用减少了尺寸的部件，可以由此获得小的整体装置表面积，因此可以获得低装置功耗和高操作频率。根据一个实施例，该装置可以进一步包括配置为接收电源电压的电源节点和不应电路，该不应电路配置为在通过发生器电路对所述至少一个输出信号进行所述传送之后抑制积分器电路持续抑制持续时间，该不应电路包括第一次级MOS晶体管，后者具有耦合到输入节点的第一电极、耦合到参考节点的第二电极、和通过第二次级MOS晶体管连接到所述输出节点的栅极，所述第二次级MOS晶体管具有耦合到所述电源节点的第一电极、耦合到第一次级MOS晶体管的栅极的第二电极、以及耦合到输出节点的栅极。不应电路进一步包括耦合在电源节点、参考节点与第二次级MOS晶体管的栅极之间的电阻-电容电路。抑制持续时间取决于所述电阻-电容电路的时间常数。电阻-电容电路可以包括次级电容器和次级电阻器，所述次级电容器具有耦合在所述电源节点与第一次级MOS晶体管的栅极之间的第一电极，以及所述次级电阻器耦合在第二次级MOS晶体管的栅极与参考节点之间。因此，包括不应电路的神经元装置具有甚至更接近生物神经元的行为的行为。此外，使用减少的部件数量使得减小不应电路的表面积成为可能。根据另一方面，一种集成式电路包括人工神经元的网络，该人工神经元的网络包括多个装置(诸如先前描述的那些装置)。附图说明本专利技术的其它优点和特征将在查阅本专利技术的完全非限制性实施例的详细描述和附图后变得显而易见，其中：图1从电学的角度示意性地示出了集成式人工神经元装置；图2和图3示出了在图1的人工神经元装置的操作期间，输入信号Se、积分信号和输出信号的发展。图4从电学的角度示意性地示出了集成式人工神经元装置；图5从电学的角度示意性地示出了具有不应电路的集成式人工神经元装置；以及图6示出了人工神经元的网络。具体实施方式图1示意性地并且从电学的角度示出了在半导体衬底中和半导体衬底上制造的集成式人工神经元装置DIS，该半导体衬底可以是块状衬底或者绝缘体上硅型的衬底并且尤其配置为实施LIF神经元模型。因此，在这种情况下，神经元装置DIS的操作类似于生物神经元的操作。装置DIS包括配置为接收输入信号Se的输入节点BE、配置为传送输出信号Ss的输出节点BS、以及配置为接收参考电压的参考节点BR(在这种情况下例如是接地)。输入信号可以来自节点BE处的单个源，或者是源自不同源的多个不同信号的组合。装置还包括配置为接收输入信号Se并且对输入信号Se进行积分并且传送积分输入信号Si的积分器电路1、和配置为当积分信号达到阈值(或‘触发阈值’)时传送输出信号Ss的发生器电路2。在这种情况下，积分器电路1包括耦合在输入信号节点BE与参考电源节点BR之间的主电容器C1。在这种情况下，主电容器是具有1平方微米的表面积的MOS电容器。发生器电路2包括主MOS晶体管TR1，后者具有耦合到输入节点BE的第一电极(在这种情况下为其漏极d1)、耦合到参考节点BR的第二电极(在这种情况下为其源极s1)、以及耦合到输出节点BS的栅极g1。主MOS晶体管的衬底sb1电耦合到栅极g1(在实施例中，使用直接的电连接)。主MOS晶体管TR1包括寄生双极晶体管，在该寄生双极晶体管中，基极是MOS晶体管的衬底，集电极是漏极d1，并且发射极是源极s1。在这种情况下，主MOS晶本文档来自技高网...

【技术保护点】
1.一种集成式人工神经元装置，包括：输入节点，所述输入节点被配置为接收至少一个输入信号；输出节点，所述输出节点被配置为传送至少一个输出信号；参考节点，所述参考节点被配置为接收参考电压；积分器电路，所述积分器电路被配置为接收所述至少一个输入信号和对所述至少一个输入信号进行积分，并且传送积分信号；发生器电路，所述发生器电路被配置为接收所述积分信号，并且当所述积分信号超过阈值时，传送所述输出信号，其中，所述积分器电路包括耦合在所述输入节点与所述参考节点之间的主电容器，其中，所述发生器电路包括主MOS晶体管，所述主MOS晶体管具有耦合到所述输入节点的第一电极、耦合到所述输出节点的第二电极以及耦合到所述输出节点的栅极，所述主晶体管进一步使衬底与所述栅极相互耦合在一起。

【技术特征摘要】
2017.03.23 FR 17523831.一种集成式人工神经元装置，包括：输入节点，所述输入节点被配置为接收至少一个输入信号；输出节点，所述输出节点被配置为传送至少一个输出信号；参考节点，所述参考节点被配置为接收参考电压；积分器电路，所述积分器电路被配置为接收所述至少一个输入信号和对所述至少一个输入信号进行积分，并且传送积分信号；发生器电路，所述发生器电路被配置为接收所述积分信号，并且当所述积分信号超过阈值时，传送所述输出信号，其中，所述积分器电路包括耦合在所述输入节点与所述参考节点之间的主电容器，其中，所述发生器电路包括主MOS晶体管，所述主MOS晶体管具有耦合到所述输入节点的第一电极、耦合到所述输出节点的第二电极以及耦合到所述输出节点的栅极，所述主晶体管进一步使衬底与所述栅极相互耦合在一起。2.根据权利要求1所述的装置，其中，所述发生器电路包括耦合在所述主MOS晶体管的所述衬底与所述参考节点之间并且被配置为调整所述阈值的值的控制电路。3.根据权利要求2所述的装置，其中，所述控制电路包括控制电阻器。4.根据权利要求2所述的装置，其中，所述控制电路包括具有被配置为接收控制信号的控制电极的控制晶体管，所述控制信号修改所述控制晶体管的导通电阻，所述阈值的值取决于所述控制信号的值。5.根据权利要求1所述的装置，其中，所述主MOS晶体管具有1微米的栅极宽度和100纳米的栅极长度。6.根据权利要求1所述的装置，其中，所述主MOS晶体管具有小于200纳米的栅极宽度和小于28纳米的栅极长度。7.根据权利要求1所述的装置，其中，所述主电容器具有小于1平方微米的表面积。8.根据权利要求1所述的装置，进一步包括：电源节点，所述电源节点被配置为接收电源电压；以及不应电路，所述不应电路被配置为在由所述发生器电路对所述至少一个输出信号的所述传送之后，抑制所述积分器电路持续抑制持续时间。9.根据权利要求8所述的装置，其中，所述不应电路包括：第一次级MOS晶体管，所述第一次级MOS晶体管具有耦合到所述输入节点的第一电极、耦合到所述参考节点的第二电极以及通过第二次级MOS晶体管连接到所述输出节点的栅极，所述第二次级MOS晶体管具有耦合到所述电源节点的第一电极、耦合到所述第一次级MOS晶体管的栅极的第二电极以及耦合到所述输出节点的栅极，其中，所述不应电路进一步包括耦合在所述电源节点、所述参考节点与所述第二次级MOS晶体管的栅极之间的电阻-电容电路，所述抑制持续时间取决于所述电阻-电容电路的时间常数。10.根据权利要求9所述的装置，其中，所述电阻-电容电路包括次级电容器和次级电阻器，所述次级电容器具有耦合在所述电源节点与所述第一次级MOS晶体管的栅极之间的第一电极，并且所述次级电阻器耦合在所述第二次级MOS晶体管的栅极与所述参考节点之间。11.一种集成式电路，所述集成式...

【专利技术属性】
技术研发人员：P·加利，T·贝德卡尔拉茨，
申请(专利权)人：意法半导体有限公司，
类型：发明
国别省市：法国,FR