一种集成于继电保护装置中的共享存储电路制造方法及图纸

本实用新型专利技术公开了一种集成于继电保护装置中的共享存储电路，其特征在于，包括F‑RAM，F‑RAM的一端分别与第一总线开关的一端和第二总线开关的一端连接，第一总线开关的另一端和第二总线开关的另一端分别连接ARM和DSP，第一总线开关通过或非门连接ARM的PA0引脚和PA1引脚，第二总线开关通过与非门连接非门的一端和DSP的PA0引脚，非门的另一端连接ARM的PA1引脚，F‑RAM的W引脚通过非门连接ARM的PA0引脚，F‑RAM的R引脚通过与非门分别连接DSP的PA0引脚、ARM的PA1引脚和非门，非门连接ARM的PA0引脚。本实用新型专利技术集成于微机测控保护装置中，实现了双CPU共享存储器的功能。

【技术实现步骤摘要】
一种集成于继电保护装置中的共享存储电路
本技术涉及一种集成于继电保护装置中的共享存储电路，属于微机保护装置领域。
技术介绍
随着电力系统智能化的快速发展，微机保护产品需求越来越大。微机保护装置肩负这原始数据的采集、保护跳闸和控制合闸功能的实现、以及电能调度可靠保证，是现在电网可靠运行的执行者。网络化发展促使微机和远程技术机数据交互日益平凡，促使新一代的微机保护在时时数据交互的速度要求越来频繁和越来越快，而传统的系统参数，保护定值整定局限于就地操作。在微机保护行业大多数采用了双核架构(DSP+ARM的双核架构)，其中DSP负责保护算法的处理，ARM负责人机结构和远程通信功能，而传统的方式是储器和其中一个CPU通过I2C，SPI等相连接，两CPU之间又通过串口相连接，其数据交互的方法是，上位机或人机界面(人操作按键获取相应界面)通过命令或按键经过ARM再通过ARM和DSP相连接的串口实现数据交互，也就是说数据转发了三次才能到达上位机。
技术实现思路
本技术要解决的技术问题是：提供了一种简单可靠、交互数据提高的集成于继电保护装置中的共享存储电路，解决了传统的系统参数、保护定值整定局限于就地操作的问题。为了解决上述技术问题，本技术的技术方案是提供了一种集成于继电保护装置中的共享存储电路，其特征在于，包括F-RAM，F-RAM的一端分别与第一总线开关的一端和第二总线开关的一端连接，第一总线开关的另一端和第二总线开关的另一端分别连接ARM和DSP，第一总线开关通过或非门连接ARM的PA0引脚和PA1引脚，第二总线开关通过与非门连接非门的一端和DSP的PA0引脚，非门的另一端连接ARM的PA1引脚，F-RAM的W引脚通过非门连接ARM的PA0引脚，F-RAM的R引脚通过与非门分别连接DSP的PA0引脚、ARM的PA1引脚和非门，非门连接ARM的PA0引脚。优选地，所述的上电初始时控制线ARM的PA0引脚、PA1引脚、PA2引脚都为低电平，DSP的PA0引脚、PA2引脚为高电平。优选地，所述的ARM的PA2引脚、PA3引脚分别与DSP的PA1引脚、PA2引脚连接。本技术集成于微机测控保护装置中，通过简单的电路连接，实现了双CPU共享存储器的功能，实现了微机保护装置的系统参数、保护定值、校准系数等参数的存储。本技术的电路简单可靠，对上位机和数据存储的数据交互数据提高了200ms，数据读写成功率到达99.9％。本技术通过分析研究双核架构中DSP所采用的存储数据都为读，而ARM所用数据要求存储，所以设计了共享存储器的方法来实现，通过DSP和ARM用总线的方式才连接存储器，通过直连DSP和ARM的管脚来协调两个CPU的优先权。这种结构使得数据在上位机访问时只有转发两次，大大提高上位机界面的数据可靠新和及时性，为远程修改定值和参数节省时间。附图说明图1为一种集成于继电保护装置中的共享存储电路的示意图。具体实施方式为使本技术更明显易懂，兹以优选实施例，并配合附图作详细说明如下。本技术为一种集成于继电保护装置中的共享存储电路，如图1所示，其包括F-RAM，F-RAM的一端分别与第一总线开关的一端和第二总线开关的一端连接，第一总线开关的另一端和第二总线开关的另一端分别连接ARM和DSP，第一总线开关通过或非门连接ARM的PA0引脚和PA1引脚，第二总线开关通过与非门连接非门的一端和DSP的PA0引脚，非门的另一端连接ARM的PA1引脚，F-RAM的W引脚通过非门连接ARM的PA0引脚，F-RAM的R引脚通过与非门分别连接DSP的PA0引脚、ARM的PA1引脚和非门，非门连接ARM的PA0引脚。上电初始时控制线ARM的PA0引脚、PA1引脚、PA2引脚都为低电平，DSP的PA0引脚、PA2引脚为高电平。ARM的PA2引脚、PA3引脚分别与DSP的PA1引脚、PA2引脚连接。上电初始时控制线ARM的PA0、PA1、PA2都为低电平，DSP的PA0、PA2为高电平，SN74CBTD3861-2导通所以允许DSP读储器F-RAM数据，当人机接口ARM，通过指令或按键对F-RAM(快速存储器)读写数据时，ARM的PA2为高电平通知DSP不允许读取F-RAM数据进入，当DSP的PA2为低电平后，允许ARM可以通过SPI总线读写快速F-RAM存储器的数据。当ARM的PA0高电平时为写操作读无效，当PA0为低电平，PA1为高电平时ARM读F-RAM存储器数据。当人机接口ARM读写完数据结束后允许DSP读存储器FRAM数据。其中：ARM：实现人机控制的CPU芯片；DSP：实现保护算法和逻辑的CPU芯片；F-RAM：快速存储芯片；SN74CBTD3861-1：第一总线开关；SN74CBTD3861-2：第二总线开关。本文档来自技高网...

【技术保护点】
1.一种集成于继电保护装置中的共享存储电路，其特征在于，包括F‑RAM，F‑RAM的一端分别与第一总线开关的一端和第二总线开关的一端连接，第一总线开关的另一端和第二总线开关的另一端分别连接ARM和DSP，第一总线开关通过或非门连接ARM的PA0引脚和PA1引脚，第二总线开关通过与非门连接非门的一端和DSP的PA0引脚，非门的另一端连接ARM的PA1引脚，F‑RAM的W引脚通过非门连接ARM的PA0引脚，F‑RAM的R引脚通过与非门分别连接DSP的PA0引脚、ARM的PA1引脚和非门，非门连接ARM的PA0引脚。

【技术特征摘要】
1.一种集成于继电保护装置中的共享存储电路，其特征在于，包括F-RAM，F-RAM的一端分别与第一总线开关的一端和第二总线开关的一端连接，第一总线开关的另一端和第二总线开关的另一端分别连接ARM和DSP，第一总线开关通过或非门连接ARM的PA0引脚和PA1引脚，第二总线开关通过与非门连接非门的一端和DSP的PA0引脚，非门的另一端连接ARM的PA1引脚，F-RAM的W引脚通过非门连接ARM的PA0引脚，F-RAM的R引脚通...

【专利技术属性】
技术研发人员：洪广焦，汤乃传，陈胜兴，胡寒立，郑可可，
申请(专利权)人：上海正泰自动化软件系统有限公司，
类型：新型
国别省市：上海,31