半导体装置制造方法及图纸

在使用宽禁带半导体的半导体装置中，将栅极绝缘膜(7)用对于n型本体层(3)的少数载流子具有势垒、对于p型漂移层(2)的少数载流子没有势垒的材料构成。由此，在使用宽禁带半导体的半导体装置中，能够实现断路耐受量的提高及栅极绝缘膜的可靠性的确保，并且能够实现导通损失的减少。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置关联申请的相互参照本申请基于2016年2月5日提出的日本专利申请第2016－20942号，在此引用其全部内容。
本公开涉及例如使用金刚石等的宽禁带半导体的半导体装置。
技术介绍
以往以来，作为具备使用宽禁带半导体的MISFET的半导体装置，已知有具备例如反转型的沟槽栅极构造的纵型MISFET的半导体装置(例如，参照非专利文献1)。纵型MISFET例如为图6所示的结构。具体而言，在n+型基板J1上依次形成有n型漂移层J2和p型本体层J3，在p型本体层J3的下方，以夹着沟槽栅极构造的方式形成有p型深层J5。在p型本体层J3的表层部形成有n+型源极区域J6，以将n+型源极区域J6和p型本体层J3贯通的方式形成有沟槽J7。通过在该沟槽J7的表面上经由栅极绝缘膜J8具备栅极电极J9，构成沟槽栅极构造。并且，在n+型基板J1等的表面侧，具备电连接在n+型源极区域J6等上的源极电极J10，在n+型基板J1的背面侧，具备电连接在n+型基板J1上的漏极电极J11。通过这样的构造，构成了沟槽栅极构造的纵型MISFET。这样构成的纵型MISFET的导通电阻的合计电阻值RTOTAL，为将作为纵型MISFET的电流路径的各部的电阻成分的电阻值合计的值，用下式表示。另外，RSC是源极电极J10与n+型源极区域J6的接触电阻。RS是n+型源极区域J6的内部电阻。RCH是在p型本体层J3上形成的沟道区域中的沟道电阻。RJFET是沟槽在p型深层J5之间构成的JFET部处的JFET电阻。RDRIFT是n型漂移层J2的内部电阻、即漂移电阻。RSUB是n+型基板J1的内部电阻。RDC是n+型基板J1与漏极电极J11的接触电阻。(数式1)RTOTAL＝RSC+RS+RCH+RJFET+RDRIFT+RSUB+RDC现有技术文献非专利文献非专利文献1：第60次应用物理学会春季学术演讲会演讲预稿集(2013春神奈川工科大学)、27p－G22－4，低导通电阻SiC沟槽功率MOSFET的开发，DevelopmentofSiCTrenchMOSFETwithUltraLowONResistance，ローム株式会社，中村孝，中野佑纪，花田俊雄著
技术实现思路
在上述的由宽禁带半导体构成的纵型MISFET中，为了确保栅极绝缘膜的可靠性并提高短路耐受量及断路耐受量，在沟槽栅极的两侧形成了较深的p型深层J5。具体而言，如果将p型深层J5形成得比沟槽栅极构造深，由于在阻止状态下使电场被分担在p型深层J5与n型漂移层J2的PN接合处，所以相应地能够减弱栅极绝缘膜J8的电场强度。即，能够由p型深层J5抑制高电场向沟槽栅极构造的底部进入。由此，抑制了在栅极绝缘膜J8上作用高电场，能够确保栅极绝缘膜J8的可靠性。此外，在栅极绝缘膜J8的附近的电场变强而发生雪崩击穿的情况下，产生的空穴在流到n+型源极区域J6的下方的p型本体层J3中之后向源极电极J10进入。因此，基于由p型本体层J3的内部电阻带来的电压下降，在由p型本体层J3与n型漂移层J2带来的内置二极管的PN接合上作用正偏压，寄生PNP晶体管导通。晶体管一旦导通，则作用正反馈，电流集中在导通的部位，所以导致破坏。此外，如果电场较强的位置成为内置二极管的PN接合部，则雪崩发生部位转移到PN接合处。由此，空穴不经过n+型源极区域J6的下方而直接进入源极电极J10，所以寄生PNP晶体管不导通。由此，能够使纵型MISFET的断路耐受量及L负荷耐受量提高。进而，在内置二极管的恢复时，也由于积蓄在n型漂移层J2中的空穴不经过n+型源极区域J6的下方而直接进入源极电极J10，所以纵型MISFET不误导通。由此，能够使纵型MISFET的恢复耐受量也提高。但是，由于需要形成原本较深的p型深层J5的宽度，所以与没有p型深层J5的情况相比，不能使单位单元格尺寸变小。由此，不能增加沟道宽度WCH，不能降低沟道电阻RCH。进而，寄生地形成由p型深层J5及n型漂移层J2的PN接合带来的JFET。由此，如果使p型深层J5的间隔变窄，则JFET电阻RJFET变大。因而，由于p型深层J5的间隔不能变窄，所以单元格尺寸不变小，不能降低沟道电阻RCH。即，在决定导通损失的合计电阻值RTOTAL的下限值方面有极限。本公开的第1目的是在使用宽禁带半导体的半导体装置中，不仅能够实现断路耐受量的提高而且能够实现导通损失的降低。进而，第2目的是实现MISFET的栅极绝缘膜的可靠性的提高。本公开的一技术方案的半导体装置具备纵型MISFET，所述纵型MISFET具有：半导体基板，具有被装备在背面侧的由高杂质浓度的宽禁带半导体构成的第1导电型的背面层、和被装备在正面侧并且由比背面层低杂质浓度的宽禁带半导体构成的第1导电型的漂移层；第2导电型的本体层，形成在漂移层之上，由宽禁带半导体构成；第1导电型的源极区域，形成在本体层的上层部，由比漂移层高杂质浓度的宽禁带半导体构成；沟槽栅极构造，形成在从源极区域的表面到比本体层深处所形成的沟槽内，构成为具有形成在该沟槽的内壁面的栅极绝缘膜和形成在栅极绝缘膜之上的栅极电极；源极电极，被电连接在源极区域；以及漏极电极，与半导体基板的背面侧的背面层电连接；栅极绝缘膜由对于本体层的少数载流子具有势垒、并且对于漂移层的少数载流子没有势垒的材料构成。这样，将栅极绝缘膜用对于本体层的少数载流子具有势垒、对于漂移层的少数载流子没有势垒的材料构成。由此，在使用宽禁带半导体的半导体装置中，不仅能够实现提高断路耐受量，并且能够实现减少导通损失。此外，在本公开的上述技术方案的半导体装置中，栅极绝缘膜可以用与宽禁带半导体相比介电常数大的材料构成。如果做成这样的结构，则在断开中栅极绝缘膜中的电场强度变小。因此，能够实现栅极绝缘膜的可靠性的提高。附图说明图1是由有关第1实施方式的宽禁带半导体构成的半导体装置的剖视图。图2是表示图1中的II－II线上的能带构造的图。图3是表示图1中的III－III线上的能带构造的图。图4是表示包括有关第2实施方式的半导体装置的电路的结构的图。图5是表示包括有关第3实施方式的半导体装置的电路的结构的图。图6是由作为参考例表示的宽禁带半导体构成的半导体装置的剖视图。图7是表示图6中的VII－VII线上的能带构造的图。图8是表示图6中的VIII－VIII线上的能带构造的图。具体实施方式以下，基于附图对本公开的实施方式进行说明。另外，在以下的各实施方式彼此中，对于相互相同或等同的部分赋予相同的标号而进行说明。(第1实施方式)对第1实施方式进行说明。在本实施方式中，作为具有使用宽禁带半导体的沟槽栅极构造的MISFET的半导体装置，举例出具有反转型的纵型MISFET的半导体装置进行说明。图1所示的半导体装置是使用金刚石作为宽禁带半导体而形成的半导体装置，为在半导体芯片中的单元格区域中形成有沟槽栅极构造的纵型MISFET100的构造。半导体装置使用如下所述的半导体基板而形成，所述半导体基板为，在由高杂质浓度的p型金刚石构成的p+型基板1的表面侧形成有由与p+型基板1相比低杂质浓度的p型金刚石构成的p型漂移层2。在p型漂移层2的上层部形成有n型本体层3。在本实施方式的情况下，n型本体层3由与p型漂移层2相比高杂质浓度的n型金刚本文档来自技高网...

【技术保护点】
1.一种半导体装置，使用宽禁带半导体，其特征在于，具备纵型MISFET(100)，该纵型MISFET(100)具有：半导体基板(1、2)，具有被装备在背面侧的由高杂质浓度的上述宽禁带半导体构成的第1导电型的背面层(1)、和被装备在正面侧并且由与上述背面层相比为低杂质浓度的上述宽禁带半导体构成的第1导电型的漂移层(2)；第2导电型的本体层(3)，形成在上述漂移层之上，由上述宽禁带半导体构成；第1导电型的源极区域(4)，形成在上述本体层的上层部，由与上述漂移层相比为高杂质浓度的上述宽禁带半导体构成；沟槽栅极构造，形成在沟槽(6)内，该沟槽(6)形成在从上述源极区域的表面到比上述本体层更深处，上述沟槽栅极构造构成为具有形成在该沟槽的内壁面上的栅极绝缘膜(7)和形成在上述栅极绝缘膜之上的栅极电极(8)；源极电极(9)，被电连接在上述源极区域；以及漏极电极(11)，被与上述半导体基板的背面侧的上述背面层电连接；上述栅极绝缘膜由对于上述本体层的少数载流子具有势垒、并且对于上述漂移层的少数载流子没有势垒的材料构成。

【技术特征摘要】
【国外来华专利技术】2016.02.05 JP 2016-0209421.一种半导体装置，使用宽禁带半导体，其特征在于，具备纵型MISFET(100)，该纵型MISFET(100)具有：半导体基板(1、2)，具有被装备在背面侧的由高杂质浓度的上述宽禁带半导体构成的第1导电型的背面层(1)、和被装备在正面侧并且由与上述背面层相比为低杂质浓度的上述宽禁带半导体构成的第1导电型的漂移层(2)；第2导电型的本体层(3)，形成在上述漂移层之上，由上述宽禁带半导体构成；第1导电型的源极区域(4)，形成在上述本体层的上层部，由与上述漂移层相比为高杂质浓度的上述宽禁带半导体构成；沟槽栅极构造，形成在沟槽(6)内，该沟槽(6)形成在从上述源极区域的表面到比上述本体层更深处，上述沟槽栅极构造构成为具有形成在该沟槽的内壁面上的栅极绝缘膜(7)和形成在上述栅极绝缘膜之上的栅极电极(8)；源极电极(9)，被电连接在...

【专利技术属性】
技术研发人员：小山和博，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：日本,JP