分离栅极有条件重置的图像传感器制造技术

在集成电路图像传感器内的像素阵列中，像素(870)包括形成在衬底内的光电探测器(260)和浮置扩散结构(262)。第一栅极元件(881)和第二栅极元件(883)彼此相邻地设置在衬底的在光电探测器与浮置扩散结构之间的区域(885)之上，并且分别耦合至在像素阵列内的行方向上延伸的行线(TGr)和在像素阵列中的列方向上延伸的列线(TGc)。

【技术实现步骤摘要】
分离栅极有条件重置的图像传感器本申请是2015年12月11日进入中国国家阶段的、国际申请日为2014年6月9日的、申请号为201480033602.5的专利技术专利申请(名称为“分离栅极有条件重置的图像传感器”)的分案申请。
本公开涉及电子图像传感器领域，并且更具体地涉及一种在这种图像传感器中使用的采样架构。
技术介绍
数字图像传感器，诸如CMOS或者CCD传感器，包括多个光敏元件(“光传感器”)，每个光敏元件被配置为将入射在光传感器上的光子(“捕获的光”)转换为电荷。然后，可以将该电荷转换为表示被每个光传感器捕获的光的图像数据。该图像数据包括捕获的光的数字表示，并且可以对其进行操纵或者处理以产生能够显示在观察装置上的数字图像。图像传感器实施在具有物理表面的集成电路(“IC”)中，该物理表面可以被划分为被配置为将光转换为电信号(电荷、电压、电流等)的多个像素区域(例如，一个或者多个光传感器、和伴随的控制电路系统)。出于方便起见，在图像传感器内的像素区域也可以称为图像像素(“IP”)，并且像素区域或者图像像素的聚合件将称为图像传感器区域。图像传感器IC通常还会包括在图像传感器区域外部的面积区域，例如，特定类型的控制、采样、或者接口电路系统。大多数CMOS图像传感器包含A/D(模数)电路系统，以将像素电信号转换为数字图像数据。A/D电路系统可以是位于图像传感器区域内或者在图像传感器区域外围的一个或者多个ADC(模数转换器)。附图说明在对应附图的图中以示例而非限制的方式图示了此处公开的各个实施例，并且，在附图中，类似的附图标记标示相似的元件，在图中：图1图示了根据一个实施例的图像传感器的部分的截面；图2图示了根据在例如图1的布局中有用的一个实施例的具有多个像素信号阈值的模拟像素图像传感器的部分阵列电路系统；图3图示了根据对例如图1和图2的实施例有用的一个实施例的被配置为将像素信号转换为多位数字转换的示例图像传感器读出电路；图4图示了根据使用了例如图1的截面以及图2和图3的电路系统的一个实施例的具有多位架构的图像传感器系统的示例电路图实施例；图5图示了根据使用了例如图1的截面以及图2和图3的电路系统的一个实施例的具有位于IP阵列外围的读出电路阵列的图像传感器系统架构的另一示例电路框图；图6a图示了根据使用了例如图2的阵列电路系统的一个实施例的在可替代图4和图5的示例双层图像传感器系统架构中的像素阵列IC的顶视图；图6b图示了根据使用了例如图3的读出电路系统的一个实施例的在可替代图4和图5的示例双层图像传感器系统架构中的预处理器IC的顶视图；图6c图示了根据一个实施例的在示例双层图像传感器系统中的图6a的像素阵列IC和图6b的预处理器IC的部分截面；图7图示了根据一个实施例的图像传感器读出电路诸如图3的读出电路的操作；图8图示了根据对此处描述的系统有用的一个实施例的在图像捕获系统中的数据流；图9图示了根据一个实施例的供图像传感器读出电路诸如图3的读出电路使用的各种时间采样策略；图10图示了在其中执行无损过阈值检测操作使得能够结合相关双采样进行有条件重置操作的改良的4-晶体管像素的一个实施例；图11是图示了在图10的递进读出像素(progressiveread-outpixel)内的示例性像素周期的定时图；图12和图13图示了用于图10的光电二极管、传输门和浮置扩散结构的在其对应的示意性截面图下方的示例性静电电位图；图14图示了具有递进读出像素阵列的图像传感器300的一个实施例；图15A至图15C图示了可以结合参照图10至图14描述的递进读出像素采用的替代列读出电路实施例；图16图示了四像素共享浮置扩散结构图像传感器架构，在该四像素共享浮置扩散结构图像传感器架构中，可以按照在不要求额外的阵列遍历控制线的情况下实现多抽取模式的方式应用在图10至图14的实施例中公开的行和列传输门控制线；图17图示了在图16中示出的四像素架构的示例性物理布局；图18A和图18B图示了可以关于图16和图17的四像素架构而采用的彩色滤光器阵列(CFA)图案；图19和图20提出了定时图，这些定时图分别图示了在包含图16所示的2x2四像素布置的图像传感器内的完全分辨率(非拼接(binning))像素读出操作和拼接模式像素读出操作的示例性阶段；图21图示了可以结合彩色滤光器阵列对4x1四像素块聚合件执行的备选拼接策略；图22图示了可以应用于使得能够从4x1四像素块的所选列读出模拟信号的电压拼接的列互连架构；图23图示了在图21和图22的4x1四像素结构内的拼接模式读出操作的示例性定时图；图24图示了具有可在参照图21至图23描述的抽取(拼接)模式下操作的4x1四像素块的阵列的图像传感器的更加详细的实施例；图25A至图25C图示了可以用于在像素列内实现高增益部分读出和近似单位增益完整读出的可选择增益(或者多增益)读出电路的一个实施例；图26提出了示例性定时图，该示例性定时图图示了在图25A的多增益架构内在硬重置、积分、部分读出和(有条件)完整读出操作期间交替应用共源极增益配置和源极跟随器增益配置；图27图示了可以用于在像素列内实现高增益部分读出和近似单位增益完整读出的可选择增益(或者多增益)读出电路的一个备选实施例；图28图示了具有设置在上下读出电路之间的像素阵列的图像传感器的一个实施例；图29图示了具有与图像处理器、存储器、和显示器一起的有条件重置图像传感器的成像系统的一个实施例；图30图示了结合图像处理操作可以在图29的成像系统内执行的操作的示例性序列；图31将图10的有条件重置像素的实施例与“分离栅极”像素进行对比；图32是图示了在图31的分离栅极像素内的示例性像素周期(重置/电荷积分/读出)的定时图；图33图示了图31的分离栅极像素的示例性低光照和高光照操作，示出了在光电探测器、双控传输门和浮置扩散结果的示意性截面图之下的各种情况中的静电电位图；图34图示了在图31的分离栅极像素内的可替代过阈值检测操作；图35图示了在图31中示出的双控栅极的示例性实施方式；图36图示了实施图31的双控栅极结构的替代方式；图37图示了四像素共用浮置扩散图像传感器架构，在该架构中，多对行传输门控制线和列传输门控制线耦合至在四个分离栅极像素中的每一个内的双栅极结构；图38和图39图示了图37的四像素的示例性物理布局，示出了设置在中心化浮置扩散结构周围并且经由相应的双控栅极结构可切换地耦合至中心化浮置扩散结构的四个光电二极管。图40和图41图示了根据缺少专用行传输门(TGr)线的替代实施例的分离栅极像素架构和对应的定时图；图42A图示了替代双控栅极布置，在该替代双控栅极布置中，双控栅极的栅极元件由二极管的相应p掺杂和n掺杂区域形成；图42B图示了另一替代双控栅极布置，在该另一替代双控栅极布置中，双控栅极的栅极元件由具有共用n掺杂区域的背对背二极管的相应p掺杂区域形成；以及图43图示了分离像素(四分离像素块)的4x1块，其可以在如上所描述的拼接像素模式或者独立像素模式中操作，例如，参照图21。具体实施方式在一些图像传感器中，通过读出电路系统，将表示光子响应并且由入射在像素区域(此处称为“像素信号”)上的光导致的电信息转换为数据图像数据值。读出电路系统本文档来自技高网...

【技术保护点】
1.一种集成电路图像传感器，包括：多个像素，其以行和列布置在衬底内以形成像素阵列，所述多个像素包括第一像素，所述第一像素具有：光电探测器和浮置扩散结构，其实施在所述衬底内并且由所述衬底的电荷传输区域相互分离；以及第一栅极元件和第二栅极元件，所述第一栅极元件和所述第二栅极元件彼此相邻地布置在所述电荷传输区域之上；行信号线，其在所述像素阵列内的行方向上延伸并且被耦合至所述第一栅极元件；列信号线，其在所述像素阵列内的列方向上延伸并且被耦合至所述第二栅极元件。

【技术特征摘要】
2013.06.11 US 61/833,9131.一种集成电路图像传感器，包括：多个像素，其以行和列布置在衬底内以形成像素阵列，所述多个像素包括第一像素，所述第一像素具有：光电探测器和浮置扩散结构，其实施在所述衬底内并且由所述衬底的电荷传输区域相互分离；以及第一栅极元件和第二栅极元件，所述第一栅极元件和所述第二栅极元件彼此相邻地布置在所述电荷传输区域之上；行信号线，其在所述像素阵列内的行方向上延伸并且被耦合至所述第一栅极元件；列信号线，其在所述像素阵列内的列方向上延伸并且被耦合至所述第二栅极元件。2.根据权利要求1所述的集成电路图像传感器，还包括：控制电路系统，所述控制电路系统用于同时在所述行信号线和所述列信号线上分别断言第一传输使能脉冲和第二传输使能脉冲，使得所述第一传输使能脉冲和所述第二传输使能脉冲被同时地施加到所述第一栅极元件和所述第二栅极元件，以使得累积在所述光电探测器内的光电荷能够传播到所述浮置扩散结构。3.根据权利要求1所述的集成电路图像传感器，其中用于所述第一传输使能脉冲和所述第二传输使能脉冲的所述控制电路系统包括：用于生成具有第一幅度(a1)和第一宽度(w1)的所述第一传输使能脉冲和所述第二传输使能脉冲中、以及用于生成具有第二幅度(a2)和第二宽度(w2)的所述第一传输使能脉冲和所述第二传输使能脉冲中的电路，其中使得a1*w1大于a2*w2，其中“*”表示乘法。4.根据权利要求3所述的集成电路图像传感器，其中用于所述第一传输使能脉冲和所述第二传输使能脉冲的所述控制电路系统包括：用于在与所述第一传输使能脉冲和所述第二传输使能脉冲的时间不同的时间间隔期间，同时在所述行信号线和所述列信号线上分别断言第三传输使能脉冲和第四传输使能脉冲的电路，所述第三传输使能脉冲和所述第四传输使能脉冲各自具有在相乘时大于a2*w2的幅度和宽度。5.根据权利要求4所述的集成电路图像传感器，其中所述用于断言所述第三传输使能脉冲和所述第四传输使能脉冲的电路包括：用于在所述时间间隔期间断言作为所述第三传输使能脉冲和所述第四传输使能脉冲中一者的连续的多个组成脉冲的电路，所述连续的组成脉冲具有相应的脉冲宽度，其加和为所述第三传输使能脉冲和所述第四传输使能脉冲中一者的脉冲宽度。6.根据权利要求5所述的集成电路图像传感器，其中用于生成具有所述第二宽度的所述第一传输使能脉冲和所述第二传输使能脉冲中一者的电路包括：用于断言作为所述第一传输使能脉冲和所述第二传输使能脉冲中的一个或多个组成脉冲的电路，其在数量上少于作为所述第三传输使能脉冲和所述第四传输使能脉冲中一者被断言的所述多个组成脉冲。7.根据权利要求4所述的集成电路图像传感器，其中由于a2*w2小于a1*w1，同时断言所述第一传输使能脉冲和所述第二传输使能脉冲使得所累积的光电荷从所述光电探测器部分传输到所述浮置扩散结构，使得在断言第一传输使能脉冲和所述第二传输使能脉冲之后，部分所累积的光电荷保持在所述光电探测器内。8.根据权利要求7所述的集成电路图像传感器，其中所述用于断言所述第三传输使能脉冲和所述第四传输使能脉冲的电路包括：用于在断言所述第一传输使能脉冲和所述第二传输使能脉冲之后，断言所述第三传输使能脉冲和所述第四传输使能脉冲的电路，并且其中断言所述第三传输使能脉冲和所述第四传输使能脉冲使得所累积的光电荷的剩余部分从所述光电探测器传输到所述浮置扩散结构。9.根据权利要求2所述的集成电路图像传感器，其中用于同时在所述行信号线和所述列信号线上断言所述第一传输使能脉冲和所述第二传输使能脉冲的所述控制电路系统包括：耦合到所述行信号线的行控制电路，其用于在所述行信号线上断言所述第一传输使能脉冲；耦合到所述列信号线的列控制电路，其用于在所述列信号线上断言所述第二传输使能脉冲；以及定时电路，其用于对所述行控制电路和所述列控制电路的操作进行同步，使得所述行控制电路和所述列控制电路同时断言所述第一传输使能脉冲和所述第二传输使能脉冲。10.根据权利要求9所述...

【专利技术属性】
技术研发人员：M·吉达什，T·沃吉尔桑，
申请(专利权)人：拉姆伯斯公司，
类型：发明
国别省市：美国,US