阵列基板的制作方法技术

本发明专利技术提供一种阵列基板的制作方法。所述阵列基板的制作方法通过对第一金属层的表面进行等离子体处理，减少第一金属层的表面粗糙度，从而减少由第一金属层制得的栅极的表面粗糙度，避免因栅极表面粗糙度过大而引起半导体层的表面粗糙度过大，改善TFT的器件特性。

【技术实现步骤摘要】
阵列基板的制作方法
本专利技术涉及显示
，尤其涉及一种阵列基板的制作方法。
技术介绍
随着显示技术的发展，液晶显示器(LiquidCrystalDisplay，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。通常液晶显示面板由彩膜(CF，ColorFilter)基板、薄膜晶体管阵列(TFT，ThinFilmTransistor)基板、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，LiquidCrystal)及密封胶框(Sealant)组成，其成型工艺一般包括：前段阵列(Array)制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(TFT基板与CF基板贴合)及后段模组组装制程(驱动集成电路(IC)与印刷电路板压合)。其中，前段Array制程主要是形成TFT基板，以便于控制液晶分子的运动；中段Cell制程主要是在TFT基板与CF基板之间添加液晶；后段模组组装制程主要是驱动IC压合与印刷电路板的整合，进而驱动液晶分子转动，显示图像。现有技术中，一般金属铝作为阵列基板中的导电金属材料，随着显示技术的发展，人们对显示面板尺寸、分辨率和画面刷新速率的要求越来越高，具有较高电阻率的金属铝在高品质显示面板中已经不足以满足技术需要，因此提出了一种采用金属铜取代金属铝作为阵列基板的导电金属材料的技术方案，但在采用金属铜作为阵列基板的导电金属材料的技术方案中，铜膜的表面粗糙度很高，尤其是在大尺寸的显示面板中，铜膜的厚度相对更大，其表面粗糙度也更大，例如10000埃米的铜膜其表面粗糙度科可达5nm，晶粒峰高出平均界面超过500埃，在利用粗糙度较高的铜膜制作栅极时，沉积在栅极上的栅极绝缘层及半导体层，其形貌会和栅极表面保持一致，粗糙度也会较大，对于厚度较薄的半导体层来说，其表面粗糙度过大，会导致其器件特性变差，影响显示面板的品质。
技术实现思路
本专利技术的目的在于提供一种阵列基板的制作方法，能够减少栅极表面的粗糙度，避免因栅极表面粗糙度过大而引起半导体层的表面粗糙度过大，改善TFT的器件特性。为实现上述目的，本专利技术提供一种阵列基板的制作方法，包括如下步骤：步骤S1、提供一基板，在所述基板上形成第一金属层；步骤S2、对所述第一金属层进行等离子处理，减小第一金属层的表面粗糙度；步骤S3、图案化所述第一金属层，形成栅极；步骤S4、在所述栅极及基板上沉积栅极绝缘层；步骤S5、在所述栅极上方的栅极绝缘层上形成半导体层；步骤S6、在所述栅极绝缘层上形成分别与所述半导体层的两端接触的源极和漏极。所述第一金属层包括：位于所述基板上的阻挡层及覆盖所述阻挡层的导电功能层。所述阻挡层的材料为钼，所述导电功能层的材料为铜。所述阻挡层的厚度为100～500埃米，所述导电功能层的厚度大于500埃米。所述步骤S2中对第一金属层进行等离子处理时采用的处理气体为氦气。所述步骤S2中等离子体处理时处理气体的流量为100sccm～1000sccm，能量为1kW～4kW，处理时间为10s～100s。所述阵列基板的制作方法还包括：步骤S7、在所述栅极绝缘层、半导体层、源极及漏极上形成钝化层，在所述钝化层上形成像素电极。所述步骤S7还形成贯穿所述钝化层并暴露出所述漏极的一部分的过孔，所述像素电极通过所述过孔与漏极接触。所述步骤S1中采用溅射镀膜工艺形成第一金属层。所述步骤S2中的等离子处理在真空腔室中进行。本专利技术的有益效果：本专利技术提供一种阵列基板的制作方法，通过对第一金属层的表面进行等离子体处理，减少第一金属层的表面粗糙度，从而减少由第一金属层制得的栅极的表面粗糙度，避免因栅极表面粗糙度过大而引起半导体层的表面粗糙度过大，改善TFT的器件特性。附图说明为了能更进一步了解本专利技术的特征以及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本专利技术加以限制。附图中，图1为本专利技术的阵列基板的制作方法的步骤S1的示意图；图2为本专利技术的阵列基板的制作方法的步骤S2的示意图；图3为本专利技术的阵列基板的制作方法的步骤S3的示意图；图4为本专利技术的阵列基板的制作方法的步骤S4至步骤S7的示意图；图5为本专利技术的阵列基板的制作方法的流程图。具体实施方式为更进一步阐述本专利技术所采取的技术手段及其效果，以下结合本专利技术的优选实施例及其附图进行详细描述。请参阅图5，本专利技术提供一种阵列基板的制作方法，包括如下步骤：步骤S1、提供一基板10，在所述基板上形成第一金属层20’。具体地，如图1所示，在本专利技术的优选实施例中，所述第一金属层20’包括：两个层叠的膜层，分别为位于所述基板10上的阻挡层21及覆盖所述阻挡层21的导电功能层22。优选地，所述阻挡层21的材料为钼(Mo)，导电功能层22的材料为铜(Cu)，通过设置所述导电功能层22的材料为铜能够降低阵列基板中导电材料的电阻率，满足大尺寸，高解析率的显示面板的要求。优选地，所述阻挡层21的厚度为100～500埃米，所述导电功能层22的厚度大于5000埃米。当然，所述第一金属层20’的组成不限于上述的阻挡层21和导电功能层22组成的结构，材料也不局限与钼和铜，其他合适的结构和材料同样适用于本专利技术。具体地，所述步骤S1中通过溅射镀膜(PVDsputter)工艺制作所述第一金属层20’。步骤S2、如图2所示，对所述第一金属层20’进行等离子处理，减小第一金属层20’的表面粗糙度。具体地，所述步骤S2具体包括：将所述制作有第一金属层20’的基板10放入真空腔室中，对所述第一金属层20’进行等离子处理，通过处理气体的原子轰击第一金属层20’的表面，将凸起的第一金属层20’的晶体峰轰击平整，达到减少第一金属层20’的表面粗糙度的目的。需要说明的是，所述等离子处理需选用的原子半径较小的处理气体，以避免在轰击时造成第一金属层20’的表面产生损伤，优选地，所述处理气体为氦气(He)，以上述优选实施例为例，在实验中利用氦气对5000埃米的由铜制成的导电功能层22进行等离子处理，可将其表面粗糙度由3.48nm降低至3.14nm。进一步地，所述步骤S2中等离子体处理的处理气体的流量为100sccm～1000sccm，能量为1kW～4kW，处理时间为10s～100s，其中，对于等离子体处理时的能量控制需要在操作过程中格外注意，以避免能量过大对所述第一金属层20’的表面造成新的损伤。可选地，所述导电功能层22的材料也可以替换为铝(Al)，当导电功能层22的材料为铝时，通过等离子体处理同样可以达到减少导电功能层22的表面粗糙度的目的。步骤S3、如图3所示，图案化所述第一金属层20’，形成栅极20。具体地，所述步骤S3通过曝光、显影及湿蚀刻制程图案化所述第一金属层20’，以得到栅极20，此时栅极20的表面经过等离子体处理，粗糙度较小。步骤S4、如图4所示，在所述栅极20及基板10上沉积栅极绝缘层30。具体地，所述栅极绝缘层30的材料为氧化硅及氮化硅中的一种或二者的组合。步骤S5、如图4所示，在所述栅极20上方的栅极绝缘层30上形成半导体层40。具体地，所述半导体层40的材料为非晶硅、多晶硅或氧化物半导体。本文档来自技高网...

【技术保护点】
1.一种阵列基板的制作方法，其特征在于，包括如下步骤：步骤S1、提供一基板(10)，在所述基板上形成第一金属层(20’)；步骤S2、对所述第一金属层(20’)进行等离子处理，减小第一金属层(20’)的表面粗糙度；步骤S3、图案化所述第一金属层(20’)，形成栅极(20)；步骤S4、在所述栅极(20)及基板(10)上沉积栅极绝缘层(30)；步骤S5、在所述栅极(20)上方的栅极绝缘层(30)上形成半导体层(40)；步骤S6、在所述栅极绝缘层(30)上形成分别与所述半导体层(40)的两端接触的源极(50)和漏极(60)。

【技术特征摘要】
1.一种阵列基板的制作方法，其特征在于，包括如下步骤：步骤S1、提供一基板(10)，在所述基板上形成第一金属层(20’)；步骤S2、对所述第一金属层(20’)进行等离子处理，减小第一金属层(20’)的表面粗糙度；步骤S3、图案化所述第一金属层(20’)，形成栅极(20)；步骤S4、在所述栅极(20)及基板(10)上沉积栅极绝缘层(30)；步骤S5、在所述栅极(20)上方的栅极绝缘层(30)上形成半导体层(40)；步骤S6、在所述栅极绝缘层(30)上形成分别与所述半导体层(40)的两端接触的源极(50)和漏极(60)。2.如权利要求1所述的阵列基板的制作方法，其特征在于，所述第一金属层(20’)包括：位于所述基板(10)上的阻挡层(21)及覆盖所述阻挡层(21)的导电功能层(22)。3.如权利要求2所述的阵列基板的制作方法，其特征在于，所述阻挡层(21)的材料为钼，所述导电功能层(22)的材料为铜。4.如权利要求2所述的阵列基板的制作方法，其特征在于，所述阻挡层(21)的厚度为100～500埃米，所述导电功能层(22)的厚度大于...

【专利技术属性】
技术研发人员：胡小波，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东,44