高密度集成封装的射频微系统技术方案

本发明专利技术公开了高密度集成封装的射频微系统，包括第一晶片层、第二晶片层、第三晶片层、第四晶片层，第一晶片层、第二晶片层、第三晶片层、第四晶片层，采用围坝结构做低温晶圆级键合堆叠在一起，并通过晶片内垂直通孔实现芯片间的上下互连，形成高密度集成封装的射频微系统模块；本发明专利技术用围坝结构把射频芯片直接堆叠在一起进行三维集成，可以实现气密性封装，减小了射频微系统的体积，减轻了射频微系统的重量，提高了射频微系统的封装密度，降低了互连线的传输损耗，增强了射频微系统的性能；而且，晶圆级键合封装，可以同时批次性封装很多产品，提高了生产效率，降低了生产成本。

【技术实现步骤摘要】
高密度集成封装的射频微系统
本专利技术涉及射频微系统领域，更具体的说，它涉及高密度集成封装的射频微系统。
技术介绍
目前传统多芯片模块封装技术(MultiChipModule，MCM)是高密度电子封装技术中代表性技术，它可以方便的实现有源/无源电路、基带/射频电路的集成，在电子系统中得到广泛应用。由于MCM只能通过衬底来实现立体化的高密度互连，互连线条的特征尺寸受工艺制约只能做到数十微米到数百微米，芯片采取水平化的排布方式，如附图2所示，其在互连占用面积、信号传输长度与延迟将随着芯片数量和I/O引脚数的增加而迅速变大，难以满足射频微系统/电子模块对高密度、高速互连、集成多种类型器件技术的需求。
技术实现思路
本专利技术克服了现有技术的不足，提供了一种缩小微系统体积，提高封装密度，减轻整体重量，增强微系统可靠性的高密度集成封装的射频微系统。本专利技术的技术方案如下：高密度集成封装的射频微系统，包括第一晶片层、第二晶片层、第三晶片层、第四晶片层；第一晶片层上设有天线芯片，第二晶片层上设有射频功放和/或低噪功能的芯片，第三晶片层上设有射频信号控制芯片，第四晶片层上设有电源芯片；第一晶片层、第二晶片层、第三晶片层、第四晶片层上均设有金属围坝。进一步的，所述第一晶片层为玻璃基片，所述第二晶片层为氮化镓衬底，所述第三晶片层、第四晶片层都采用硅衬底。进一步的，所述天线芯片、第二晶片层上设有射频功放和/或低噪功能的芯片、射频信号控制芯片、电源芯片上均设有垂直通孔和互连金属线进行连接。进一步的，所述第一晶片层、第二晶片层、第三晶片层、第四晶片层通过金属围坝依次堆叠连接进行三维集成。进一步的，所述堆叠连接的方式为低温晶圆级键合。所述的高密度集成封装的射频微系统的制造方法，包括如下步骤：101)各层加工步骤：第一晶片层、第二晶片层、第三晶片层、第四晶片层都通过用半导体工艺分别在上面制作天线芯片、射频功放和/或低噪功能的芯片、射频信号控制芯片、电源芯片；并在第一晶片层、第二晶片层、第三晶片层、第四晶片层上设置金属围坝、垂直通孔和互连金属线；102)两层键合步骤：将第一晶片层和第二晶片层、第三晶片层和第四晶片层分别做低温晶圆级键合进行堆叠连接，分别形成上晶片层和下晶片层；103)成品键合步骤：将上晶片层和下晶片层通过低温晶圆级键合进行堆叠连接，低温晶圆级键合的温度为200～300℃。进一步的，所述射频功放和/或低噪功能的芯片的半导体工艺为GaNHEMT工艺，所述制作射频信号控制芯片的半导体工艺为CMOS工艺，所述制作电源芯片的半导体工艺为LDMOS工艺。进一步的，垂直通孔用激光蚀刻或Bosch深反应离子刻蚀工艺、金属种子层溅射工艺、金属电镀工艺制作。本专利技术相比现有技术优点在于：本专利技术高密度集成封装的射频微系统，把不同衬底材料不同工艺的射频芯片进行三维集成封装，可以缩小微系统体积，提高封装密度，减轻整体重量，增强微系统可靠性。高密度集成封装的射频微系统模块的制造方法，采用垂直通孔技术、晶圆级键合技术，可以同时批次性封装很多产品，提高了生产效率，降低了生产成本。附图说明图1为本专利技术的结构示意图；图2为传统的结构示意图；图3为本专利技术的键合制造流程示意图；图4为本专利技术的制造方法流程图。附图标识：第一晶片层101；第二晶片层102；第三晶片层103；第四晶片层104；天线芯片201；射频功放和/或低噪功能的芯片202；射频信号控制芯片203；电源芯片204；金属围坝301；垂直通孔302；互连金属线303。具体实施方式下面结合附图和具体实施方式对本专利技术进一步说明。如图1、图3和图4所示，高密度集成封装的射频微系统，包括第一晶片层101、第二晶片层102、第三晶片层103、第四晶片层104。第一晶片层101上设有天线芯片201，第二晶片层102上设有射频功放和/或低噪功能的芯片202，第三晶片层103上设有射频信号控制芯片203，第四晶片层104上设有电源芯片204。第一晶片层101、第二晶片层102、第三晶片层103、第四晶片层104上均设有金属围坝301。用金属围坝301结构把射频芯片直接堆叠在一起进行三维集成，可以实现气密性封装，减小了射频微系统的体积，减轻了射频微系统的重量，提高了射频微系统的封装密度，降低了互连金属线的传输损耗，增强了射频微系统的性能。所述金属围坝301截面采用矩形或梯形，能更好的进行结合固定，所述金属围坝301将闭合式围住所在晶片层的所有芯片，具体金属围坝301的俯视图形以晶片层的轮廓形状相同。所述金属围坝301的厚度一般不少于1.5mil，具体的以检测在芯片运行时能很好的实现气密性封装为标准。采用金属围坝301能很好的提高整个射频微系统的抗干扰性，起到屏蔽外部电磁信号的作用。作为优选，所述第一晶片层101为玻璃基片，所述第二晶片层102为氮化镓衬底，所述第三晶片层103、第四晶片层104都采用硅衬底。所述天线芯片201、第二晶片层102上设有射频功放和/或低噪功能的芯片202、射频信号控制芯片203、电源芯片204上均设有垂直通孔302和互连金属线303进行连接。所述第一晶片层101、第二晶片层102、第三晶片层103、第四晶片层104通过金属围坝301依次堆叠连接进行三维集成。其中金属围坝在第一晶片层、第四晶片层上只在靠近第二晶片层的一侧进行设置，所述第二晶片层、第三晶片层的两侧都设置有金属围坝。所述堆叠连接的方式为低温晶圆级键合。本方案的高密度集成封装的射频微系统，通过将不同衬底材料不同工艺的射频芯片和器件进行三维集成封装，相比与传统的多芯片封装射频模块(如附图2所示)，有助于缩小微系统体积，提高封装密度，减轻整体重量，降低互连线的传输损耗，增强射频系统的性能。所述的高密度集成封装的射频微系统的制造方法，包括如下步骤：101)各层加工步骤：第一晶片层101、第二晶片层102、第三晶片层103、第四晶片层104都通过用半导体工艺分别在上面制作天线芯片201、射频功放和/或低噪功能的芯片202、射频信号控制芯片203、电源芯片204；并在第一晶片层101、第二晶片层102、第三晶片层103、第四晶片层104上设置金属围坝301、垂直通孔302和互连金属线303；所述射频功放和/或低噪功能的芯片202的半导体工艺为GaNHEMT工艺，所述制作射频信号控制芯片203的半导体工艺为CMOS工艺，所述制作电源芯片204的半导体工艺为LDMOS工艺。垂直通孔302用激光蚀刻或Bosch深反应离子刻蚀工艺、金属种子层溅射工艺、金属电镀工艺制作。102)两层键合步骤：将第一晶片层101和第二晶片层102、第三晶片层103和第四晶片层104分别做低温晶圆级键合进行堆叠连接，分别形成上晶片层和下晶片层；103)成品键合步骤：将上晶片层和下晶片层通过低温晶圆级键合进行堆叠连接，低温晶圆级键合的温度为200～300℃。高密度集成封装的射频微系统的制造方法，采用垂直通孔技术、晶圆级键合技术，可以同时批次性封装很多产品，提高了生产效率，降低了生产成本。以上所述仅是本专利技术的优选实施方式，应当指出，对于本
的普通技术人员，在不脱离本专利技术构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本专利技术保护范围内。本文档来自技高网...

【技术保护点】
1.高密度集成封装的射频微系统，其特征在于，包括第一晶片层、第二晶片层、第三晶片层、第四晶片层；第一晶片层上设有天线芯片，第二晶片层上设有射频功放和/或低噪功能的芯片，第三晶片层上设有射频信号控制芯片，第四晶片层上设有电源芯片；第一晶片层、第二晶片层、第三晶片层、第四晶片层上均设有金属围坝。

【技术特征摘要】
1.高密度集成封装的射频微系统，其特征在于，包括第一晶片层、第二晶片层、第三晶片层、第四晶片层；第一晶片层上设有天线芯片，第二晶片层上设有射频功放和/或低噪功能的芯片，第三晶片层上设有射频信号控制芯片，第四晶片层上设有电源芯片；第一晶片层、第二晶片层、第三晶片层、第四晶片层上均设有金属围坝。2.根据权利要求1所述的高密度集成封装的射频微系统，其特征在于：所述第一晶片层为玻璃基片，所述第二晶片层为氮化镓衬底，所述第三晶片层、第四晶片层都采用硅衬底。3.根据权利要求2所述的高密度集成封装的射频微系统，其特征在于：所述天线芯片、第二晶片层上设有射频功放和/或低噪功能的芯片、射频信号控制芯片、电源芯片上均设有垂直通孔和互连金属线进行连接。4.根据权利要求2所述的高密度集成封装的射频微系统，其特征在于：所述第一晶片层、第二晶片层、第三晶片层、第四晶片层通过金属围坝依次堆叠连接进行三维集成。5.根据权利要求4所述的高密度集成封装的射频微系统，其特征在于：所述堆叠连接的方式为低温晶圆级键合。6.根据权利要求1所述的高密度集成封装的...

【专利技术属性】
技术研发人员：陈雪平，王志宇，张勋，朱丹丹，康弘毅，
申请(专利权)人：浙江铖昌科技有限公司，
类型：发明
国别省市：浙江,33