像素驱动电路及具有像素驱动电路的显示装置制造方法及图纸

一种电流型像素驱动电路包括初始晶体管、驱动晶体管、控制晶体管、重置晶体管、第一存储电容、第二存储电容及发光元件。初始晶体管在接收的扫描信号有效时提供偏置电压给驱动晶体管。控制晶体管在接收的控制信号有效时将数据线上的电压提供给驱动晶体管。重置晶体管在接收的控制信号有效时重置发光元件。驱动晶体管包括第一栅极和第二栅极。第一栅极与初始晶体管的源极电性连接。第二栅极与控制晶体管的源极电性连接。第一存储电容的两端分别与第一栅极和驱动晶体管的漏极电性连接。第二存储电容的两端分别与第二栅极和驱动晶体管的漏极电性连接。本发明专利技术还提供一种具有像素驱动电路的显示装置。

【技术实现步骤摘要】
像素驱动电路及具有像素驱动电路的显示装置
本专利技术涉及一种像素驱动电路及具有像素驱动电路的显示装置。
技术介绍
有机发光二极管(organiclightemittingdiode,OLED)作为一种发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。采用OLED的显示装置通常包括呈矩阵设置的像素单元。每个像素单元对应一个像素驱动电路。像素驱动电路包括开关晶体管、驱动晶体管、重置晶体管、存储电容及OLED。像素驱动电路至少依次工作在重置阶段、补偿写入阶段以及发光阶段。在重置阶段，重置晶体管导通以重置驱动晶体管和\或OLED，以使得数据线上的显示用资料信号可正常写入至驱动晶体管。在写入补偿阶段，开关晶体管自扫描线上读取扫描信号，在扫描信号处于有效状态时，如为高电平时，相应的扫描线被扫描，开关晶体管导通，数据线上的显示用资料信号经由导通的开关晶体管对存储电容进行充电，以将资料信号存储在驱动晶体管的栅极并补偿驱动晶体管的阈值电压。在发光阶段，存储电容放电，驱动晶体管导通并将接收到的电源电压转化为对应的驱动电流以驱动OLED发光。然而，当显示器尺寸和解析度变大时，随着像素单元数量的增加，每个像素驱动电路工作在补偿写入阶段的时间变短，导致驱动晶体管的阈值电压得不到充分的补偿，进而导致OLED的亮度降低，无法保证有机发光显示器的显示效果。
技术实现思路
有鉴于此，有必要提供一种提高显示效果的像素驱动电路。还有必要提供一种提高显示效果的具有像素驱动电路的显示装置。一种像素驱动电路为电流型像素驱动电路。像素驱动电路包括初始晶体管、驱动晶体管、控制晶体管、重置晶体管、第一存储电容及发光元件。初始晶体管在接收扫描线上的扫描信号有效时提供偏置电压给驱动晶体管。控制晶体管在接收控制线上的控制信号有效时将数据线上的电压并提供给驱动晶体管。重置晶体管在所述控制信号有效时重置发光元件。发光元件的阴极接收接地电压。像素驱动电路进一步包括第二存储电容。驱动晶体管为双栅极晶体管，其包括第一栅极和第二栅极。第一栅极与初始晶体管的源极电性连接。第二栅极与控制晶体管的源极电性连接。第一存储电容的两端分别与第一栅极和驱动晶体管的源极电性连接。第二存储电容的两端分别与第二栅极和驱动晶体管的源极电性连接。一种具有像素驱动电路的显示装置，包括多条扫描线、多条数据线以及多条控制线。扫描线与数据线相交，并公共定义多个呈矩阵设置的像素单元。每个像素单元对应一条扫描线、一条数据线和一条控制线，每个像素单元对应一个像素驱动电路。像素驱动电路为电流型像素驱动电路。像素驱动电路包括初始晶体管、驱动晶体管、控制晶体管、重置晶体管、第一存储电容及发光元件。初始晶体管在接收扫描线上的扫描信号有效时提供偏置电压给驱动晶体管。控制晶体管在接收控制线上的控制信号有效时将数据线上的电压并提供给驱动晶体管。重置晶体管在所述控制信号有效时重置发光元件。发光元件的阴极接收接地电压。像素驱动电路进一步包括第二存储电容。驱动晶体管为双栅极晶体管，其包括第一栅极和第二栅极。第一栅极与初始晶体管的源极电性连接。第二栅极与控制晶体管的源极电性连接。第一存储电容的两端分别与第一栅极和驱动晶体管的源极电性连接。第二存储电容的两端分别与第二栅极和驱动晶体管的源极电性连接。与现有技术相比较，采用双栅极结构的驱动晶体管，利用第一栅极进行偏置电压的写入操作，利用第二栅极进行数据电压的写入操作，可减少像素驱动电路的面积，更有利于显示装置的窄边框设计。同时，像素驱动电路为电流型驱动电路，发光元件上的驱动电流仅与数据电压相关，可保证显示装置的均匀度和亮度恒定性。附图说明图1为本专利技术较佳实施方式之显示装置的等效电路模块示意图。图2为图1中所示之像素驱动电路的电路示意图。图3为图2中所示之驱动晶体管的剖面示意图。图4为图2中第一实施方式之像素单元的驱动时序图。图5为图2中所示像素驱动电路工作在重置阶段的电路图，且图5中以“X”表示晶体管元件的截止。图6为图2中所示像素驱动电路工作在补偿阶段的电路图，且图6中以“X”表示晶体管元件的截止。图7为图2中所示像素驱动电路工作在写入阶段的电路图，且图7中以“X”表示晶体管元件的截止。图8为图2中所示像素驱动电路工作在发光阶段的电路图，且图8中以“X”表示晶体管元件的截止。图9为图2中所示之驱动晶体管的第二栅极与阈值电压的关系曲线示意图。图10为适用于图2中所示等效电路的本专利技术第二实施方式之像素单元的驱动时序图。主要元件符号说明显示装置1显示区域11非显示区域13扫描线S1-Sn数据线D1-Dm控制线EM1-EMn像素单元10栅极驱动器20源极驱动器30控制驱动器40像素驱动电路300初始晶体管M1驱动晶体管M2控制晶体管M3重置晶体管M4第一存储电容C1第二存储电容C2寄生电容Cel发光元件EL第一节点N1第二节点N2第三节点N3基板50第一导电层51绝缘层52通道层54第二导电层56钝化层58第三导电层59第一帧f1剩余帧f2-fn消隐帧f0重置阶段T0初始阶段T1补偿阶段T2写入阶段T3发光阶段T4如下具体实施方式将结合上述附图进一步说明本专利技术。具体实施方式本专利技术提供一种显示装置。显示装置包括多条扫描线、多条数据线以及多条控制线。多条扫描线与多条数据线交叉从而在交叉处定义出多个像素单元。每个像素单元对应一条扫描线、一条数据线及一条控制线，每个像素单元对应一个像素驱动电路。像素驱动电路为电流型像素驱动电路。像素驱动电路包括初始晶体管、驱动晶体管、控制晶体管、重置晶体管、第一存储电容及发光元件。初始晶体管在接收扫描线上的扫描信号有效时提供偏置电压给驱动晶体管。控制晶体管在接收控制线上的控制信号有效时将数据线上的电压提供给驱动晶体管。重置晶体管在控制信号有效时重置发光元件。发光元件的阴极接收接地电压。像素驱动电路进一步包括第二存储电容。驱动晶体管为双栅极晶体管，其包括第一栅极和第二栅极。第一栅极与初始晶体管的源极电性连接。第二栅极与控制晶体管的源极电性连接。第一存储电容的两端分别与第一栅极和驱动晶体管的源极电性连接。第二存储电容的两端分别与第二栅极和驱动晶体管的源极电性连接。在一实施例中，驱动晶体管的阈值电压与数据线上的电压呈线性变化。在一实施例中，像素驱动电路在第一帧内依次工作在初始阶段和补偿阶段。在初始阶段，第一栅极初始，发光元件停止发光并被重置。在补偿阶段，驱动晶体管的第一阈值电压存储于第一存储电容。在一实施例中，扫描线上的扫描信号和控制线上的控制信号均有效时，使得像素驱动电路工作在初始阶段。在初始阶段，初始晶体管、控制晶体管、重置晶体管以及驱动晶体管均导通，偏置电压被提供给第一栅极，以实现第一栅极的初始，数据线上的第一参考电压提供给第二栅极。重置晶体管将第二参考电压提供给发光元件的阳极，第二参考电压小于发光元件的阴极电压，发光元件不发光。扫描线上的扫描信号有效且控制线上的控制信号无效时，使得像素驱动电路工作在补偿阶段。在补偿阶段，初始晶体管以及驱动晶体管均导通，控制晶体管及重置晶体管均截止，驱动晶体管的第一阈值电压存储于第一存储电容上。在一实施例中，像素驱动电路在第一帧后的任意一帧内依次工作在写入阶段和本文档来自技高网...

【技术保护点】
1.一种像素驱动电路，为电流型像素驱动电路；所述像素驱动电路包括初始晶体管、驱动晶体管、控制晶体管、重置晶体管、第一存储电容及发光元件；所述初始晶体管在接收扫描线上的扫描信号有效时提供偏置电压给所述驱动晶体管；所述控制晶体管在接收控制线上的控制信号有效时将数据线上的电压提供给所述驱动晶体管，所述重置晶体管在所述控制信号有效时重置所述发光元件；所述发光元件的阴极接收接地电压；其特征在于：所述像素驱动电路进一步包括第二存储电容；所述驱动晶体管为双栅极晶体管，其包括第一栅极和第二栅极；所述第一栅极与所述初始晶体管的源极电性连接；所述第二栅极与所述控制晶体管的源极电性连接；所述第一存储电容的两端分别与所述第一栅极和所述驱动晶体管的源极电性连接；所述第二存储电容的两端分别与所述第二栅极和所述驱动晶体管的源极电性连接。

【技术特征摘要】
2017.03.14 US 62/4712341.一种像素驱动电路，为电流型像素驱动电路；所述像素驱动电路包括初始晶体管、驱动晶体管、控制晶体管、重置晶体管、第一存储电容及发光元件；所述初始晶体管在接收扫描线上的扫描信号有效时提供偏置电压给所述驱动晶体管；所述控制晶体管在接收控制线上的控制信号有效时将数据线上的电压提供给所述驱动晶体管，所述重置晶体管在所述控制信号有效时重置所述发光元件；所述发光元件的阴极接收接地电压；其特征在于：所述像素驱动电路进一步包括第二存储电容；所述驱动晶体管为双栅极晶体管，其包括第一栅极和第二栅极；所述第一栅极与所述初始晶体管的源极电性连接；所述第二栅极与所述控制晶体管的源极电性连接；所述第一存储电容的两端分别与所述第一栅极和所述驱动晶体管的源极电性连接；所述第二存储电容的两端分别与所述第二栅极和所述驱动晶体管的源极电性连接。2.如权利要求1所述的像素驱动电路，其特征在于：所述驱动晶体管的阈值电压与所述数据线上的电压呈线性变化。3.如权利要求2所述的像素驱动电路，其特征在于：所述像素驱动电路在第一帧内依次工作在初始阶段和补偿阶段；在所述初始阶段，所述第一栅极初始，所述发光元件停止发光并被重置；在所述补偿阶段，所述驱动晶体管的第一阈值电压存储于所述第一存储电容。4.如权利要求3所述的像素驱动电路，其特征在于：在所述扫描线上的扫描信号和所述控制线上的控制信号均有效时，使得所述像素驱动电路工作在所述初始阶段；在所述初始阶段，所述初始晶体管、所述控制晶体管、所述重置晶体管以及所述驱动晶体管均导通，所述偏置电压被提供给所述第一栅极，以实现所述驱动晶体管的初始，所述数据线上的第一参考电压提供给所述第二栅极；所述重置晶体管将第二参考电压提供给所述发光元件的阳极，所述第二参考电压小于所述发光元件的阴极电压，所述发光元件不发光；在所述扫描线上的扫描信号有效且所述控制线上的控制信号无效时，使得所述像素驱动电路工作在所述补偿阶段；在所述补偿阶段，所述扫描线上的扫描信号有效，所述控制线上的控制信号无效，所述初始晶体管以及所述驱动晶体管均导通，所述控制晶体管及所述重置晶体管均截止，所述驱动晶体管的第一阈值电压存储于所述第一存储电容上。5.如权利要求4所述的像素驱动电路，其特征在于：所述像素驱动电路在所述第一帧后的任意一帧内依次工作在写入阶段和发光阶段；在所述写入阶段，所述数据线上加载数据电压，并将所述数据电压提供给所述第二栅极，所述第二存储电容存储所述数据电压和所述驱动晶体管的第二阈值电压；所述发光阶段，所述发光元件根据所述数据线上的数据电压发光。6.如权利要求5所述的像素驱动电路，其特征在于：在所述扫描线上的扫描信号无效且所述控制线上的控制信号有效时，使得所述像素驱动电路工作在所述写入阶段；在所述写入阶段，所述初始晶体管截止，所述控...

【专利技术属性】
技术研发人员：陈柏辅，李国胜，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：广东,44