一种VRM电源电路制造技术

本发明专利技术公开了一种VRM电源电路，采用TI公司开发的TPS40322集成芯片搭建一个输出0.8V，电流50A的双相Buck电路，以实现对高速数据处理芯片的供电。同时，双相输出能够增大电流输出能力，降低电流电压的纹波，提高集成芯片的供电质量，减少功率MOS管和电感等的应力。本发明专利技术具有高可靠性、高效率、响应速度快的优势。

【技术实现步骤摘要】
一种VRM电源电路
本专利申请中的专利技术创造属于电源
，可以用于DSP、FPGA等高集成芯片的供电电源设计，可以提供小电压大电流高精度低纹波的电源。
技术介绍
随着大规模集成芯片的不断发展，包括FPGA，CPU等，其对供电电源的要求也越来越严格。为降低IC电场强度和功耗，必须降低供电电压。采用低电压，必须加大电流，电流往往大于50A。此外，此类集成芯片负载变化率大，电流从满载到轻载快速切换，要求电源动态响应速度快。针对这些需求，开关电源领域产生了专门的研究方向VRM，即电压调整器模块，其电源输出低电压、大电流，同时具有动态响应速度快、电流变化率高、效率高、频率高、可靠性高的特点。在这一领域，VRM电源通常由Buck电路降压而来，现有技术使用单相Buck降压实现，单相Buck电压电流纹波较大，不能很好地满足高精尖芯片对电源供应苛刻的要求；目前此类VRM输出电压一般为5V、3.3V，1.2V等。而提高动态响应速度必须减小Buck中电感大小，降低输出电感和电容的寄生参数对电压的扰动。故，针对现有技术的缺陷，实有必要提出一种技术方案以解决现有技术存在的技术问题。
技术实现思路
有鉴于此，确有必要提供一种VRM电源电路，能够将输出电压降至0.8V，进一步满足此类的芯片的发展需求。为了解决现有技术存在的技术问题，本专利技术的技术方案如下：一种VRM电源电路，包括供电电压单元、控制芯片U1、集成功率管M1和M2、输出滤波电路和控制芯片外围电路，其中，集成功率管M1和M2内置两颗集成两个MOSFET开关管，所述控制芯片U1采用TPS40322芯片，用于与所述集成功率管M1和M2组成双相Buck电路；所述供电电压单元提供的能量经双相Buck电路和输出滤波电路转化低电压大电流信号；控制芯片U1的24号脚是开关管驱动信号，电连接到电阻R1的一端，电阻R1另一端电连接到集成功率管M1的1号脚，1号脚为开关管的栅极；集成功率管M1的3、4号脚为开关管的漏极，电连接到Vcc供电端；集成功率管M1的2号脚与5、6、7三根脚在集成管内部连接在一起，为开关管的源极和续流管的漏极；控制芯片U1的23号脚电连接到电阻R2的一端，电阻R2另一端电连接到M1的2号脚；控制芯片U1的23号脚电连接到电容C1的一端，电容C1的另一端电连接到控制芯片U1的25号脚；控制芯片U1的22号脚为续流管为驱动信号，电连接到驱动电阻R3的一端，电阻R3的另一端电连接到集成功率管M1的8号脚，驱动续流管；控制芯片U1的21号脚与集成功率管M1的9号脚共同与地端连接；控制芯片U1的20号脚电连接至电容C3的一端，电容C3的另一端电连接至控制芯片U1的21号脚共同与地端连接；控制芯片U1的16号脚是开关管驱动信号，电连接到驱动电阻R4的一端，电阻R4的另一端电连接到集成功率管M2的1号脚，为开关管的栅极；集成功率管M2的3、4号脚为开关管的漏极，电连接到Vcc供电端；集成功率管M2的2号脚与5、6、7三根脚在集成管内部连接在一起，为开关管的源极和续流管的漏极；控制芯片U1的17号脚电连接到电阻R5的一端，电阻R5的另一端电连接到集成功率管M2的2号脚；控制芯片U1的17号脚电连接到电容C2的一端，电容C2的另一端电连接到控制芯片U1的15号脚；控制芯片U1的18号脚为续流管为驱动信号，电连接到电阻R6的一端，电阻R6的另一端电连接到集成功率管M2的8号脚，驱动续流管；控制芯片U1的18号脚与集成功率管M2的9号脚共同与地端连接；控制芯片U1的20号脚电连接至电容C4的一端，电容C4的另一端电连接至控制芯片U1的19号脚共同与地端连接；集成功率管M1输出电压点与电阻R7的一端、电阻R8的一端、电感L1的一端相连接，电阻R7的另一端连接至电容C5的一端，电容C5的另一端与地端相连接；电阻R8的另一端连接至控制芯片U1的28号脚，用于检测该路的电流来实现多相电路的电流均衡功能；集成功率管M2输出电压点与电阻R9的一端、电阻R10的一端、电感L2的一端相连接，电阻R9的另一端连接至电容C6的一端，电容C6的另一端与地端相连接；电阻R10的另一端连接至控制芯片U1的13号脚，用于检测该路的电流来实现多相电路的电流均衡功能；电感L1的另一端与电感L2的另一端相连作为输出端，该输出端与电解滤波电容C7的一端、瓷片滤波电容C8的一端、电阻R11的一端相连接，电解滤波电容C7的另一端、瓷片滤波电容C8另一端、电阻R12的一端共同与地端相连接；电阻R11另一端连接至控制芯片U1第10号脚，用于检测电源系统的输出电压；电阻R12另一端连接至控制芯片U1第11号脚，作为输出地。作为优选的技术方案，控制芯片U1第1号引脚悬空；控制芯片U1第2号引脚连接至电阻R15的一端，电阻R15另一端与地端相连接；控制芯片U1的3号引脚连接至软启动电容C12的一端，电容C12另一端与地端相连接；控制芯片U1的4号引脚为芯片电压反馈端，控制芯片U1的9号引脚连接至电阻R17的一端，电阻R17的另一端连接至电阻R16的一端共同连接至控制芯片U1的4号引脚，电阻R16另一端与地端相连接；控制芯片U1的5、7号脚为补偿脚相连，并与电容C13的一端和电容C14的一端相连，电容C13的另一端连至控制芯片U1的4号脚，电容C14的另一端与电阻R18的一端相连接，电阻R18的另一端连至控制芯片U1的4号脚；控制芯片U1的8号引脚连接至控制芯片U1的20号脚；控制芯片U1的10号脚连接至电阻R12的一端，电阻R12另一端连接至电源输出地；芯片U1的11号引脚连接至电阻R11的一端，电阻R11的另一端连接至电源输出的正电压端；控制芯片U1的第12号引脚连接到电容C11端，电容C11的另一端连接至控制芯片U1的13号引脚；控制芯片U1的12号引脚连至电源电压输出正端；控制芯片U1的13号引脚连接至电阻R10的一端，电阻R10的另一端连接至M2功率管的输出端，以实现监控该路的输出电流；同理，控制芯片U1的第29号引脚连接到电容C10端，C10的另一端连接至控制芯片U1的28号引脚；控制芯片U1的29号引脚连至电源电压输出正端，控制芯片U1的28号引脚连接至电阻R8的一端，电阻R8的另一端连接至集成功率管M1的输出端，以实现监控该路的输出电流，从而实现两相输出电流均衡；芯片U1的26号脚接至供电端Vcc，同时连接到电容C9的一端，电容C9另一端与地端相连接；控制芯片U1的14、27号引脚悬空；控制芯片U1的第30号引脚接至电阻R14的一端，电阻R14另一端与地端相连接；控制芯片U1的31号引脚用于检测输入电压，以进行芯片的过压与欠压保护；供电端Vcc连接至电阻R13的一端，电阻R13另一端连接至控制芯片U1的31号引脚，同时连接至电阻R19的一端，电阻R19的另一端与地端相连接，控制芯片U1的第32、33号引脚与地端相连接。即电压调整器模块(VRM)，其特征在于输出电压很小，可以低于1V，适合为大规模集成芯片供电，例如FPGA、CPU等。其电流很大，采用双相技术，减小电流应力的同时，减小了电压和电流的纹波，保证电流输出的精确性。同时为保证电源的响应速度，减小输出滤波电感和电容寄生参数。附图说明图1为本专利技术的系统构成图；本文档来自技高网...

【技术保护点】
1.一种VRM电源电路，其特征在于，包括供电电压单元、控制芯片U1、集成功率管M1和M2、输出滤波电路和控制芯片外围电路，其中，集成功率管M1和M2内置两颗集成两个MOSFET开关管，所述控制芯片U1采用TPS40322芯片，用于与所述集成功率管M1和M2组成双相Buck电路；所述供电电压单元提供的能量经双相Buck电路和输出滤波电路转化低电压大电流信号；控制芯片U1的24号脚是开关管驱动信号，电连接到电阻R1的一端，电阻R1另一端电连接到集成功率管M1的1号脚，1号脚为开关管的栅极；集成功率管M1的3、4号脚为开关管的漏极，电连接到Vcc供电端；集成功率管M1的2号脚与5、6、7三根脚在集成管内部连接在一起，为开关管的源极和续流管的漏极；控制芯片U1的23号脚电连接到电阻R2的一端，电阻R2另一端电连接到M1的2号脚；控制芯片U1的23号脚电连接到电容C1的一端，电容C1的另一端电连接到控制芯片U1的25号脚；控制芯片U1的22号脚为续流管为驱动信号，电连接到驱动电阻R3的一端，电阻R3的另一端电连接到集成功率管M1的8号脚，驱动续流管；控制芯片U1的21号脚与集成功率管M1的9号脚共同与地端连接；控制芯片U1的20号脚电连接至电容C3的一端，电容C3的另一端电连接至控制芯片U1的21号脚共同与地端连接；控制芯片U1的16号脚是开关管驱动信号，电连接到驱动电阻R4的一端，电阻R4的另一端电连接到集成功率管M2的1号脚，为开关管的栅极；集成功率管M2的3、4号脚为开关管的漏极，电连接到Vcc供电端；集成功率管M2的2号脚与5、6、7三根脚在集成管内部连接在一起，为开关管的源极和续流管的漏极；控制芯片U1的17号脚电连接到电阻R5的一端，电阻R5的另一端电连接到集成功率管M2的2号脚；控制芯片U1的17号脚电连接到电容C2的一端，电容C2的另一端电连接到控制芯片U1的15号脚；控制芯片U1的18号脚为续流管为驱动信号，电连接到电阻R6的一端，电阻R6的另一端电连接到集成功率管M2的8号脚，驱动续流管；控制芯片U1的18号脚与集成功率管M2的9号脚共同与地端连接；控制芯片U1的20号脚电连接至电容C4的一端，电容C4的另一端电连接至控制芯片U1的19号脚共同与地端连接；集成功率管M1输出电压点与电阻R7的一端、电阻R8的一端、电感L1的一端相连接，电阻R7的另一端连接至电容C5的一端，电容C5的另一端与地端相连接；电阻R8的另一端连接至控制芯片U1的28号脚，用于检测该路的电流来实现多相电路的电流均衡功能；集成功率管M2输出电压点与电阻R9的一端、电阻R10的一端、电感L2的一端相连接，电阻R9的另一端连接至电容C6的一端，电容C6的另一端与地端相连接；电阻R10的另一端连接至控制芯片U1的13号脚，用于检测该路的电流来实现多相电路的电流均衡功能；电感L1的另一端与电感L2的另一端相连作为输出端，该输出端与电解滤波电容C7的一端、瓷片滤波电容C8的一端、电阻R11的一端相连接，电解滤波电容C7的另一端、瓷片滤波电容C8另一端、电阻R12的一端共同与地端相连接；电阻R11另一端连接至控制芯片U1第10号脚，用于检测电源系统的输出电压；电阻R12另一端连接至控制芯片U1第11号脚，作为输出地。...

【技术特征摘要】
1.一种VRM电源电路，其特征在于，包括供电电压单元、控制芯片U1、集成功率管M1和M2、输出滤波电路和控制芯片外围电路，其中，集成功率管M1和M2内置两颗集成两个MOSFET开关管，所述控制芯片U1采用TPS40322芯片，用于与所述集成功率管M1和M2组成双相Buck电路；所述供电电压单元提供的能量经双相Buck电路和输出滤波电路转化低电压大电流信号；控制芯片U1的24号脚是开关管驱动信号，电连接到电阻R1的一端，电阻R1另一端电连接到集成功率管M1的1号脚，1号脚为开关管的栅极；集成功率管M1的3、4号脚为开关管的漏极，电连接到Vcc供电端；集成功率管M1的2号脚与5、6、7三根脚在集成管内部连接在一起，为开关管的源极和续流管的漏极；控制芯片U1的23号脚电连接到电阻R2的一端，电阻R2另一端电连接到M1的2号脚；控制芯片U1的23号脚电连接到电容C1的一端，电容C1的另一端电连接到控制芯片U1的25号脚；控制芯片U1的22号脚为续流管为驱动信号，电连接到驱动电阻R3的一端，电阻R3的另一端电连接到集成功率管M1的8号脚，驱动续流管；控制芯片U1的21号脚与集成功率管M1的9号脚共同与地端连接；控制芯片U1的20号脚电连接至电容C3的一端，电容C3的另一端电连接至控制芯片U1的21号脚共同与地端连接；控制芯片U1的16号脚是开关管驱动信号，电连接到驱动电阻R4的一端，电阻R4的另一端电连接到集成功率管M2的1号脚，为开关管的栅极；集成功率管M2的3、4号脚为开关管的漏极，电连接到Vcc供电端；集成功率管M2的2号脚与5、6、7三根脚在集成管内部连接在一起，为开关管的源极和续流管的漏极；控制芯片U1的17号脚电连接到电阻R5的一端，电阻R5的另一端电连接到集成功率管M2的2号脚；控制芯片U1的17号脚电连接到电容C2的一端，电容C2的另一端电连接到控制芯片U1的15号脚；控制芯片U1的18号脚为续流管为驱动信号，电连接到电阻R6的一端，电阻R6的另一端电连接到集成功率管M2的8号脚，驱动续流管；控制芯片U1的18号脚与集成功率管M2的9号脚共同与地端连接；控制芯片U1的20号脚电连接至电容C4的一端，电容C4的另一端电连接至控制芯片U1的19号脚共同与地端连接；集成功率管M1输出电压点与电阻R7的一端、电阻R8的一端、电感L1的一端相连接，电阻R7的另一端连接至电容C5的一端，电容C5的另一端与地端相连接；电阻R8的另一端连接至控制芯片U1的28号脚，用于检测该路的电流来实现多相电路的电流均衡功能；集成功率管M2输出电压点与电阻R9的一端、电阻R10的一端、电感L2的一端相连接，电阻R9的另一端连接至电容C6的一端，电容C6的另一端与地端相连接；电阻R10的另...

【专利技术属性】
技术研发人员：徐杰，
申请(专利权)人：徐杰，
类型：发明
国别省市：浙江,33