半导体封装结构制造技术

技术编号:19025359 阅读:32 留言:0更新日期:2018-09-26 19:34
一种半导体封装结构。此半导体封装结构包含多个层状结构、多条导线以及第一环状结构。多条导线将这些层状结构相连接。第一环状结构耦接于这些层状结构中的至少一个,并位于这些导线之间。

【技术实现步骤摘要】
半导体封装结构
本专利技术有关于一种半导体封装结构,且特别是有关于以环状结构降低耦合效应的半导体封装结构。
技术介绍
随着技术的进步及消费者对于电子装置轻薄短小的需求,电子组件的体积日渐缩小,然而半导体封装结构中具有复杂的导线布局,导线之间越来越接近,常会有耦合效应,而影响电子组件的效能。诸多方法被提出以降低导线之间的耦合效应,例如增加接地接合导线。但此种方法需要额外的芯片空间或引脚。因此,如何在不增加额外的芯片空间或引脚的情况下降低导线之间的耦合效应,为本领域待改进的问题之一。
技术实现思路
本专利技术之一态样是在提供一种半导体封装结构。该半导体封装结构包含多个层状结构、多条导线以及第一环状结构。多条导线将这些层状结构相连接。第一环状结构耦接于这些层状结构中的至少一个,并位于这些导线之间。本专利技术的另一态样是在提供一种半导体封装结构。该半导体封装结构包含芯片、至少一引脚、接地层、多条第一导线、多条第二导线以及第三导线。接地层位于芯片与至少一引脚之间。第一导线耦接于芯片与该至少一引脚。第二导线耦接于芯片与接地层。第三导线包含两端点,两端点分别耦接于接地层以及芯片中的至少一个,以形成第一环状结构。第三导线位于这些第一导线与这些第二导线之间。因此,根据本专利技术的技术态样,本专利技术的实施例藉由提供一种半导体封装结构,且特别是有关于以环状结构降低耦合效应的半导体封装结构,藉以在不增加额外的芯片空间或引脚的情况下降低导线之间的耦合效应。附图说明为让本专利技术的上述和其它目的、特征、优点与实施例更能明显易懂,附图说明如下:图1A是根据本专利技术的一些实施例所示的一种半导体封装结构的示意图。图1B是根据本专利技术的一些实施例所示的一种半导体封装结构的示意图。图1C是根据本专利技术的一些实施例所示的一种半导体封装结构的示意图。图1D是根据本专利技术的一些实施例所示的一种半导体封装结构的示意图。图2A是根据本专利技术的一些实施例所示的一种半导体封装结构的侧视图。图2B是根据本专利技术的一些实施例所示的另一种半导体封装结构的侧视图。图3是根据本专利技术的一些实施例所示的一种半导体封装结构的实验数据图。符号说明100A:半导体封装结构110:芯片120:引脚130:接地层140:第一导线142:接垫150:第二导线160A:第三导线162A:第一端164A:第二端100A、100B、100C、100D:半导体封装结构200A、200B:半导体封装结构110、210:芯片120:引脚130、230:接地层140、240:第一导线142、242:接垫150、252:第二导线160A、160B、160C、160D、260A、260B:第三导线260C:第四导线162A、162B、162C、162D:第一端262A、262B、262C:第一端164A、164B、164C、164D:第二端264A、264B、264C:第二端具体实施方式以下揭示提供许多不同实施例或例证用以实施本专利技术的不同特征。特殊例证中的组件及配置在以下讨论中被用来简化本专利技术。所讨论的任何例证只用来作解说的用途,并不会以任何方式限制本专利技术或其例证的范围和意义。此外,本专利技术在不同例证中可能重复引用数字符号且/或字母,这些重复皆为了简化及阐述,其本身并未指定以下讨论中不同实施例且/或配置之间的关系。在全篇说明书与申请专利范围所使用的术语(terms),除有特别注明外,通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。某些用以描述本揭露的用词将于下或在此说明书的别处讨论,以提供本领域技术人员在有关本揭露的描述上额外的引导。关于本文中所使用的『耦接』或『连接』,均可指二或多个组件相互直接作实体或电性接触,或是相互间接作实体或电性接触,而『耦接』或『连接』还可指二或多个组件相互操作或动作。在本文中,使用第一、第二与第三等等的词汇,是用于描述各种元件、组件、区域、层与/或区块是可以被理解的。但是这些元件、组件、区域、层与/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层与/或区块。因此,在下文中的一第一元件、组件、区域、层与/或区块也可被称为第二元件、组件、区域、层与/或区块,而不脱离本专利技术的本意。如本文所用,词汇“与/或”包含了列出的关联项目中的一个或多个的任何组合。本专利技术文件中提到的‘及/或’是指表列组件的任一者、全部或至少一者的任意组合。图1是根据本专利技术的一些实施例所示的一种半导体封装结构100A的示意图。如图1A所示,半导体封装结构100A包含多个层状结构、多条导线以及第一环状结构。图1A所示的半导体封装结构100A仅作为例示,但本专利技术不限于此。参照图1A。层状结构之间以导线相连接。举例来说,层状结构包含芯片110、引脚120以及接地层130。接地层130位于芯片110以及引脚120之间。第一导线140将芯片110与引脚120相连接,而第二导线150将芯片110与接地层130相连接。在一实施例中,上述第一导线140与第二导线150是分别透过接垫142以与芯片110相连接。于半导体组件运作时,第一导线140与第二导线150之间会产生耦合效应。当第一导线140与第二导线150平行时,耦合效应最大。如图1A所示,第一环状结构耦接于层状结构中的至少一个,并位于导线之间。举例来说,第一环状结构包含第三导线160A以及接地层130。于连接关系上,第三导线160A的第一端162A与第二端164A分别耦接于接地层130。所谓环状结构是由第三导线160A的第一端162A起,经过第三导线160A至其第二端164A,再由第二端164A起,经过接地层130后,回到第一端162A而构成。如图1A所示,第三导线160A位于第一导线140之间或之上。图1B是根据本专利技术的一些实施例所示的一种半导体封装结构100B的示意图。图1B与图1A相似,差异仅为第三导线160B的置放位置不同,在图1A中,第三导线160A位于第一导线140之间,而在图1B中中,第三导线160B位于第一导线140与第二导线150之间。如图1B所示,第三导线160B的第一端162B与第二端164B分别耦接于接地层130,且第三导线160B位于第一导线140与第二导线150之间或之上。图1C是根据本专利技术的一些实施例所示的一种半导体封装结构100C的示意图。图1C与图1A相似,差异仅为第三导线160C的数量不同,在图1A中,第三导线160A有1条,而在图1C中,第三导线160C有3条,然而本专利技术不限于此,图1A与图1C仅用以示例性地说明本专利技术的部分实现方式。如图1C所示,3条第三导线160C分别与接地层130形成环状结构,于连接关系上,3条第三导线160C的第一端162C与第二端164C分别耦接于接地层130,且第三导线160C分别位于第一导线140之间或第一导线140与第二导线150之间及/或之上。在本专利技术的一些实施例中,第三导线160C互相平行。图1D是根据本专利技术的一些实施例所示的一种半导体封装结构100D的示意图。图1D与图1C相似,差异仅为第三导线160D的数量不同,在图1C中,第三导线160C有3条,而在图1D中,第三导线160D有5条,然而本专利技术不限于此,图1C与图1D仅用以示例性地说明本专利技术的部分实现方式。如图本文档来自技高网...

【技术保护点】
1.一种半导体封装结构,包含:复数个层状结构;复数条导线,将该些层状结构相连接;以及一第一环状结构,耦接于该些层状结构中的至少一个,并位于该些导线之间。

【技术特征摘要】
1.一种半导体封装结构,包含:复数个层状结构;复数条导线,将该些层状结构相连接;以及一第一环状结构,耦接于该些层状结构中的至少一个,并位于该些导线之间。2.根据权利要求1所述的半导体封装结构,其中该第一环状结构包含一第一导线以及该些层状结构中的一个。3.根据权利要求2所述的半导体封装结构,其中该第一导线的一第一端与该第一导线的一第二端分别耦接于该些层状结构中的一个,或该第一导线的一第一端耦接于该些层状结构中的一个且该第一导线的一第二端耦接于该些层状结构中的另一个。4.根据权利要求3所述的半导体封装结构,其中该些层状结构中的一个为接地层,该些层状结构中的另一个为芯片。5.根据权利要求1所述的半导体封装结构,更包含:一第二环状结构,耦接于该些层状结构中的至少一个,并位于该些导线之间,且该第二环状结构与该第一环状结构互相平行。6.根据权利要求5所述的半导体封装结构,其中该第二环状结构位于该第一环状结构之下,且该第一环状结构与该第二环状结构透过该些层中的至少一个形成一第三环状结构,该第二环状结构的一第一端透过该些层状结构中的一个耦接于该第一环状结构的一第一端,该第二环状结构的一第二端透过该些层状结构中...

【专利技术属性】
技术研发人员:颜孝璁邓平援简育生叶达勋
申请(专利权)人:瑞昱半导体股份有限公司
类型:发明
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1