焊盘结构和集成电路晶粒制造技术

本发明专利技术公开一种焊盘结构，形成在集成电路晶粒上，包括：第一导电层，形成在集成电路晶粒的上表面上并具有中空部分；介电层，覆盖所述第一导电层；第二导电层，形成在所述介电层上并电连接到所述第一导电层；以及钝化层，覆盖所述第二导电层，并具有暴露所述第二导电层以接收接合引线的开口。由于第一导电层具有中空部分，并且在第一导电层上方的第二导电层接收接合引线，第一导电层的机械应力可以得到释放。并且当接合引线接合到第二导电层上时，第一导电层不容易发生例如破裂等损坏，从而降低了焊盘结构在引线接合期间损坏的可能。

【技术实现步骤摘要】
焊盘结构和集成电路晶粒
本专利技术涉及半导体
，更具体地涉及一种焊盘结构和集成电路晶粒。
技术介绍
常规IC(integratedcircuit，集成电路)晶粒(die)包括用于接收接合引线(bondingwire)的焊盘(pad)结构。在将接合引线接合(bond)到焊盘结构期间，接合力(bondingforce)可能导致焊盘结构的损坏。特别是当焊盘结构包括UTM(ultrathickmetal，超厚金属)层时，由于UTM层的机械应力，焊盘结构在引线接合期间更有可能损坏。因此，如何降低焊盘结构在引线接合期间损坏的可能，成为本领域亟需解决的问题。
技术实现思路
有鉴于此，本专利技术提供一种焊盘结构和集成电路晶粒，以降低焊盘结构在引线接合期间损坏的可能。根据本专利技术的第一方面，公开一种焊盘结构，形成在集成电路晶粒上，包括：第一导电层，形成在集成电路晶粒的上表面上并具有中空部分；介电层，覆盖所述第一导电层；第二导电层，形成在所述介电层上并电连接到所述第一导电层；以及钝化层，覆盖所述第二导电层，并具有暴露所述第二导电层以接收接合引线的开口。根据本专利技术的第二个方面，公开一种集成电路晶粒，包括：硅基板；以及焊盘结构，所述焊盘结构为如上述任一所述的一种焊盘结构，并形成在所述硅基板上。本专利技术提供的焊盘结构由于第一导电层具有中空部分，并且在第一导电层上方的第二导电层接收接合引线，第一导电层的机械应力可以得到释放。并且当接合引线接合到第二导电层上时，第一导电层不容易发生例如破裂等损坏，从而降低了焊盘结构在引线接合期间损坏的可能。在阅读了随后以不同附图展示的优选实施例的详细说明之后，本专利技术的这些和其它目标对本领域普通技术人员来说无疑将变得明显。附图说明图1示出了根据本专利技术实施例的设置在基板上的IC晶粒的示意图；图2A示出了图1的焊盘结构的俯视图；图2B示出了图2A的焊盘结构沿着2B-2B'方向的横截面图；图3示出了根据本专利技术另一实施例的焊盘结构的示意图。具体实施方式在说明书和随后的权利要求书中始终使用特定术语来指代特定组件。正如本领域技术人员所认识到的，制造商可以用不同的名称指代组件。本文件无意于区分那些名称不同但功能相同的组件。在以下的说明书和权利要求中，术语“包含”和“包括”被用于开放式类型，因此应当被解释为意味着“包含，但不限于...”。此外，术语“耦合”旨在表示间接或直接的电连接。因此，如果一个设备耦合到另一设备，则该连接可以是直接电连接，或者经由其它设备和连接的间接电连接。以下描述是实施本专利技术的最佳设想方式。这一描述是为了说明本专利技术的一般原理而不是用来限制的本专利技术。本专利技术的范围通过所附权利要求书来确定。下面将参考特定实施例并且参考某些附图来描述本专利技术，但是本专利技术不限于此，并且仅由权利要求限制。所描述的附图仅是示意性的而并非限制性的。在附图中，为了说明的目的，一些元件的尺寸可能被夸大，而不是按比例绘制。在本专利技术的实践中，尺寸和相对尺寸不对应于实际尺寸。参照图1、图2A和2B，图1示出了根据本专利技术实施例的设置在基板10上的IC晶粒100的示意图，图2A示出了图1的焊盘结构110的俯视图，图2B示出了图2A的焊盘结构110沿着2B-2B'方向的横截面图。其中，图2A中的虚线表示在此方向上不能直接看到的部件，例如111h、115等，因此图2A也是视为焊盘结构110的俯视透视图。图2B中的虚线部分，接合引线11表示可以使用接合引线11安装在此处(114R)。IC晶粒100设置在基板10上，并通过至少一根接合引线11与基板10电连接。基板10例如是印刷电路板(PCB，printedcircuitboard)、芯片、半导体封装器件等。IC晶粒100包括至少一个焊盘结构110、至少一个半导体结构120和硅基板130。半导体结构120通过焊盘结构110和接合引线11与基板10电连接。半导体结构120形成在硅基板130上并且包括例如至少一个有源部件(例如，晶体管)和/或至少一个无源部件。半导体结构120与焊盘结构110电连接。如图2B所示，焊盘结构110形成在硅基板130上。焊盘结构110包括第一导电层111，介电层112，第二导电层113，钝化层114和至少一个导电部分115。在一个实施例中，第一导电层111和导电部分115可以由例如铜制成，当然也可以由其他导电材料例如铝、银或金属合金等制成。第二导电层113是这些导电层的最上层并且由例如铝制成，当然也可以由其他导电材料例如铜、银或金属合金等制成。如图2A和2B所示，第一导电层111形成在硅基板130的上表面130u上并且具有至少一个中空部分111h。具体而言，中空部分111h可以是形成在第一导电层111上的凹槽，以将第一导电层111切割开，将第一导电层111切割为零散的、不连续的结构，使第一导电层111不再是完整的一体或一整块。此外，第一导电层111可以直接形成在硅基板130的上表面130u上，这样可以使第一导电层111更加稳固，当然第一导电层111也可以通过其他层例如黏合层形成在硅基板130的上表面130u上。第一导电层111具有与硅基板130的上表面130u对齐的下表面111b，本实施例中第一导电层111的下表面111b与硅基板130的上表面130u可以直接接触并相互平齐，这样结合后的结构更稳定。如图2B所示，介电层112形成在硅基板130的上表面130u上并覆盖第一导电层111。第二导电层113形成在介电层112的上表面112u上并且通过多个导电部分115电连接到第一导电层111。钝化层114形成在电介质层112上并覆盖第二导电层113。钝化层114具有开口114R，开口114R暴露出第二导电层113的部分1131，以接收对应的接合引线11。由于第一导电层111具有中空部分111h，使第一导电层111不再是完整的一体或一整块，第一导电层111的机械应力可以得到释放。此外，当接合引线11接合到第二导电层113的部分1131时，由于第一导电层111不再是完整的一体或一整块，第一导电层111不容易损坏，例如破裂(crack)。在一个实施例中，第一导电层111是具有大于(埃米，10-10米)的厚度的UTM(ultrathickmetal，超厚金属)层。由于第一导电层111具有中空部分111h，因此即使第一导电层111是UTM层，当接合引线11接合到第二导电层113的部分1131时，第一导电层111也不容易损坏。此外，中空部分111h包括第一中空部111h1，其中第一中空部111h1上下对应于开口114R。如图2A和2B所示，第一中空部111h1具有与开口114R的俯视区域A2相等的俯视区域A1，即区域A1的面积与区域A2的面积相等，并且从俯视方向上看，区域A1与区域A2完全重叠。在另一个实施例中，第一中空部111h1的俯视区域A1小于或大于开口114R的俯视区域A2，即区域A1的面积小于或大于区域A2的面积。也就是说，在俯视图方向，中空部分111h至少与开口114R部分重叠。开口114R可以对应于中空部分111h的位置进行设置。设有对应开口114R的下方区域的第一中空部111h1，不仅可以使第一导电层111的机械应力可以得到释放，可以有效避免第一导电层111的损坏。此外，当接本文档来自技高网...

【技术保护点】
1.一种焊盘结构，形成在集成电路晶粒上，其特征在于，包括：第一导电层，形成在所述集成电路晶粒的上表面上并具有中空部分；介电层，覆盖所述第一导电层；第二导电层，形成在所述介电层上并电连接到所述第一导电层；以及钝化层，覆盖所述第二导电层，并具有暴露所述第二导电层以接收接合引线的开口。

【技术特征摘要】
2017.03.13 US 62/470,422;2018.02.09 US 15/892,4601.一种焊盘结构，形成在集成电路晶粒上，其特征在于，包括：第一导电层，形成在所述集成电路晶粒的上表面上并具有中空部分；介电层，覆盖所述第一导电层；第二导电层，形成在所述介电层上并电连接到所述第一导电层；以及钝化层，覆盖所述第二导电层，并具有暴露所述第二导电层以接收接合引线的开口。2.如权利要求1所述的焊盘结构，其特征在于，所述第一导电层直接形成在所述集成电路晶粒的硅基板的上表面上。3.如权利要求1所述的焊盘结构，其特征在于，所述第一导电层具有与所述集成电路晶粒的硅基板的上表面对齐的下表面。4.如权利要求1所述的焊盘结构，其特征在于，还包括：通孔，穿过所述介电层；以及导电部分，形成在所述通孔内，以电连接所述第一导电层与所述第二导电层。5.如权利要求4所述的焊盘结构，其特征在于，所述导电部...

【专利技术属性】
技术研发人员：陈俊良，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71