一种功率管驱动电路及驱动器制造技术

本发明专利技术提供了一种功率管驱动电路及驱动器，包括信号产生模块、驱动模块和放电保护模块；信号产生模块分别与所述驱动模块和所述放电保护模块连接，驱动模块连接功率管，放电保护模块分别与功率管和负载连接。本发明专利技术提供的一种功率管驱动电路及驱动器，在功率管关断后，负载上的剩余电荷和功率管漏极寄生电容能完全泄放，且提高了负载上电平的转化效率。

【技术实现步骤摘要】
一种功率管驱动电路及驱动器
本专利技术属于电路设计
，更具体地说，是涉及一种功率管驱动电路及驱动器。
技术介绍
驱动器电路工作原理是将输入的低压逻辑控制信号进行功率放大，进而驱动功率管工作在理想的开关状态下，降低其开关损耗，同时提高整体系统的效率和可靠性。功率管一般分为PMOS功率管及NMOS功率管，传统的驱动器电路都被应用于驱动NMOS功率管。相较于NMOS功率管，驱动PMOS功率管不需要自举电路结构，且能够使功率管更长时间导通和关断甚至一直处于导通状态。传统的驱动电路驱动工作电压20V以下的PMOS功率管十分普遍，往往集成于芯片中作为单片电路使用。但由于高压的PMOS功率管的源栅极电压差也不超过20V(最大不超过30V)，因此高压的PMOS功率管一般只能采用分立电路进行驱动，这样整体系统的功耗、效率、频率都极大的受到了限制。其次传统的驱动器没有放电回路，如果负载为大功率容性负载，这样在PMOS功率管关断后不能完全放电，使负载上电平转化效率降低。
技术实现思路
本专利技术的目的在于提供一种功率管驱动电路及驱动器，旨在解决由于驱动电路没有放电保护功能，功率管关断后不能完全放电，负载上电平转化效率降低。为实现上述目的，本专利技术采用的技术方案是：提供一种功率管驱动电路，包括信号产生模块、驱动模块和放电保护模块；所述信号产生模块分别与所述驱动模块和所述放电保护模块连接，所述驱动模块连接功率管，所述放电保护模块分别与所述功率管和负载连接；所述信号产生模块输出高侧延迟信号至所述驱动模块并输出低侧延迟信号至所述放电保护模块，所述驱动模块根据所述高侧延迟信号得到驱动信号并将所述驱动信号输出至功率管；所述放电保护模块接收到所述低侧延迟信号并且所述功率管导通时，所述放电保护模块对所述功率管及所述负载进行放电处理。进一步地，所述信号产生模块的第一输出端连接所述驱动模块的输入端；所述信号产生模块的第二输出端连接所述放电保护模块的输入端；所述驱动模块的输出端连接功率管；所述放电保护模块的输出端分别与所述负载和所述功率管相连。进一步地，所述信号产生模块的电源端接入低电源电压；所述驱动模块的第一电源端接入所述低电源电压；所述驱动模块的第二电源端接入高电源电压；所述放电保护模块的电源端接入所述低电源电压。进一步地，所述信号产生模块包括信号选择单元和死区时间单元；所述信号选择单元的输入端为信号产生模块的输入端；所述信号选择单元的输入端包括第一输入端口和第二输入端口；所述信号选择单元的输出端连接所述死区时间单元的输入端；所述信号选择单元的电源端与所述死区时间模块的电源端共接形成所述信号产生单元的电源端；所述死区时间单元的第一输出端为所述信号产生模块的第一输出端；所述死区时间单元的第二输出端为所述信号产生模块的第二输出端。进一步地，所述信号选择单元包括与非门；所述与非门的第一输入端口、第二输入端口、输出端和电源端与所述信号选择模块的第一输入端口、第二输入端口、输出端和电源端一一对应。进一步地，所述驱动模块包括脉冲信号产生单元、电平移位单元、触发单元、高侧缓冲单元和电压产生单元；所述脉冲信号产生单元的输入端为所述驱动单元的输入端；所述脉冲信号产生单元的第一输出端连接所述电平移位单元的第一输入端；所述脉冲信号产生单元的第二输出端连接所述电平移位单元的第二输入端；所述脉冲信号产生单元的的电源端与所述电压产生单元的电源端共接形成所述驱动模块的第一电源端；所述电平移位单元的第一输出端连接所述触发单元的第一输入端；所述电平移位单元的第二输出端连接所述触发单元的第二输入端；所述电平移位单元的电源端与触发单元的第一电源端、高侧缓冲单元的第一电源端、电压产生单元的第二电源端共接形成所述驱动模块的第二电源端；所述触发单元的输出端连接所述高侧缓冲单元的输入端；所述高侧缓冲单元的输出端为所述驱动模块的输出端；所述触发单元的第二电源端和所述高侧缓冲单元的第二电源端共接与所述电压产生单元的输出端相连。进一步地，所述放电保护模块包括低侧缓冲单元和放电单元；所述低侧缓冲单元的输入端为所述放电保护模块的输入端；所述低侧缓冲单元的输出端连接所述放电单元的输入端；所述低侧缓冲单元的电源端为所述放电保护模块的电源端；所述放电单元的输出端为所述放电保护模块的输出端。进一步地，所述放电单元包括NMOS晶体管；所述NMOS晶体管的栅极为所述放电单元的输入端；所述NMOS晶体管的源极接地；所述NMOS晶体管的漏极为所述放电单元输出端。进一步地，驱动器，包括功率管驱动电路，还包括第一电容、第二电容、所述功率管、所述负载；所述驱动电路的高侧缓冲单元的输出端连接所述功率管的栅极，所述功率管的漏极分别与放电单元的输出端和大功率负载连接；所述电压产生单元的输出端与高电源电压之间连接第二电容；低电源电压与地端口之间接入电容C1。本专利技术提供的一种功率管驱动电路及驱动器的有益效果在于：与现有技术相比，本专利技术一种功率管驱动电路及驱动器，通过设置放电保护模块，电路在实现驱动电路集成于芯片中的同时能够保证大功率容性负载安全可靠的工作，在功率管关断后，负载上的剩余电荷和功率管漏极寄生电容能完全泄放，且提高了负载上电平的转化效率；同时电路结构简单、易于实现、系统开关损耗低、功耗小、转换效率高、输入电压范围广、极大的提高了集成度，进而降低了成本。附图说明图1为本专利技术实施例提供的驱动电路的结构示意图一；图2为本专利技术实施例提供的驱动电路的结构示意图二；图3为本专利技术实施例提供的驱动器结构示意图；图4为图3所示的电压产生单元输出的VS的波形图；图5为有放电保护输入输出端口及与没有放电保护驱动器的放电保护模块输出端口的时序对比图。具体实施方式为了使本专利技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。请一并参阅图1及图2，现对本专利技术提供的一种功率管驱动电路及驱动器进行说明。所述一种功率管驱动电路，包括信号产生模块100、驱动模块200和放电保护模块300；信号产生模块100分别与驱动模块200和放电保护模块300连接，驱动模块200连接功率管，放电保护模块300分别与功率管和负载连接；信号产生模块100输出高侧延迟信号至驱动模块200并输出低侧延迟信号至放电保护模块300，驱动模块200根据高侧延迟信号得到驱动信号并将所述驱动信号输出至功率管；放电保护模块300接收到低侧延迟信号并且所述功率管导通时，放电保护模块300对功率管及所述负载进行放电处理。功率管为PMOS功率管，负载为大功率负载。本专利技术提供的一种功率管驱动电路及驱动器，与现有技术相比，通过设置放电保护模块300，电路在实现驱动电路集成于芯片中的同时能够保证大功率容性负载安全可靠的工作，在功率管关断后，负载上的剩余电荷和功率管漏极寄生电容能完全泄放，且提高了负载上电平的转化效率；同时电路结构简单、易于实现、系统开关损耗低、功耗小、转换效率高、输入电压范围广、极大的提高了集成度，进而降低了成本。本专利技术可广泛应用于高电压PMOS功率管栅极驱动、脉冲及连续波型功放调制及上电控制中，并且系统安全性很高。。进一步地，请一并参阅图1至图2，作为本文档来自技高网...

【技术保护点】
1.一种功率管驱动电路，其特征在于,包括信号产生模块、驱动模块和放电保护模块；所述信号产生模块分别与所述驱动模块和所述放电保护模块连接，所述驱动模块连接功率管，所述放电保护模块分别与所述功率管和负载连接；所述信号产生模块输出高侧延迟信号至所述驱动模块并输出低侧延迟信号至所述放电保护模块，所述驱动模块根据所述高侧延迟信号得到驱动信号并将所述驱动信号输出至功率管；所述放电保护模块接收到所述低侧延迟信号并且所述功率管导通时，所述放电保护模块对所述功率管及所述负载进行放电处理。

【技术特征摘要】
1.一种功率管驱动电路，其特征在于,包括信号产生模块、驱动模块和放电保护模块；所述信号产生模块分别与所述驱动模块和所述放电保护模块连接，所述驱动模块连接功率管，所述放电保护模块分别与所述功率管和负载连接；所述信号产生模块输出高侧延迟信号至所述驱动模块并输出低侧延迟信号至所述放电保护模块，所述驱动模块根据所述高侧延迟信号得到驱动信号并将所述驱动信号输出至功率管；所述放电保护模块接收到所述低侧延迟信号并且所述功率管导通时，所述放电保护模块对所述功率管及所述负载进行放电处理。2.如权利要求1所述的一种功率管驱动电路，其特征在于，所述信号产生模块的第一输出端连接所述驱动模块的输入端；所述信号产生模块的第二输出端连接所述放电保护模块的输入端；所述驱动模块的输出端连接功率管；所述放电保护模块的输出端分别与所述负载和所述功率管相连。3.如权利要求1所述的一种功率管驱动电路，其特征在于，所述信号产生模块的电源端接入低电源电压；所述驱动模块的第一电源端接入所述低电源电压；所述驱动模块的第二电源端接入高电源电压；所述放电保护模块的电源端接入所述低电源电压。4.如权利要求1所述的一种功率管驱动电路，其特征在于，所述信号产生模块包括信号选择单元和死区时间单元；所述信号选择单元的输入端为信号产生模块的输入端；所述信号选择单元的输入端包括第一输入端口和第二输入端口；所述信号选择单元的输出端连接所述死区时间单元的输入端；所述信号选择单元的电源端与所述死区时间模块的电源端共接形成所述信号产生单元的电源端；所述死区时间单元的第一输出端为所述信号产生模块的第一输出端；所述死区时间单元的第二输出端为所述信号产生模块的第二输出端。5.如权利要求3所述的一种功率管驱动电路，其特征在于，所述信号选择单元包括与非门；所述与非门的第一输入端口、第二输入端口、输出端和电源端与所述信号选择模块的第一输入端口、第二输入端口、输出端和电源端一一对应。6.如权利要求1所述的一种功率管...

【专利技术属性】
技术研发人员：史亚盼，赵永瑞，师翔，
申请(专利权)人：河北新华北集成电路有限公司，
类型：发明
国别省市：河北,13