一种采用CMOS工艺芯片内部的RC时间常数校正电路制造技术

本发明专利技术公开了一种采用CMOS工艺的芯片内部RC时间常数校正电路，包括开关电容电路、第一镜像电流源、第二镜像电流源、运算放大器、可变电容控制逻辑电路。本发明专利技术的RC时间常数校正电路利用了开关电容的等效电阻特性来产生等效的平均电流对固定电容充电后的电压，和经过多晶硅电阻固定电流对固定电容充电后的电压进行比较，来调节可变电容的控制位，从而使得芯片内部RC常数在不同的PVT条件下自动校正到设计的目标值。这种方式不需要额外的时钟，而且电路简单可靠，是一种非常有用的CMOS工艺芯片内部RC时间常数校正电路。

【技术实现步骤摘要】
一种采用CMOS工艺芯片内部的RC时间常数校正电路
本专利技术涉及一种采用CMOS工艺芯片内部的RC时间常数校正电路。
技术介绍
在CMOS工艺芯片内部模拟滤波器或连续时间模数转换器的设计中，经常采用RC来设置滤波器模块传输函数的零点，极点或带宽等参数，所以RC常数保持稳定，对系统的性能影响非常大，特别在电路环境变化的情形，如PVT(工艺，电压和温度)。一个自动校正RC常数的电路能保证电路系统在变化的环境下仍能稳定地工作。但当前的RC常数校正电路，往往需要比较器，参考电压，参考时钟和分频器，输入信号激励等额外的设置，这样实现和测试起来比较麻烦，需要的外接信号和模块也比较多。因此，需要一种新的RC时间常数校正电路来解决上述问题。
技术实现思路
本专利技术要解决的技术问题是提供一种效果更好的采用CMOS工艺芯片内部的RC时间常数校正电路。为了解决上述技术问题，本专利技术的采用CMOS工艺芯片内部的RC时间常数校正电路采用的技术方案如下。一种采用CMOS工艺芯片内部的RC时间常数校正电路采用CMOS工艺芯片内部的RC时间常数校正电路包括开关电容电路、第一镜像电流源、第二镜像电流源、运算放大器、可变电容控制逻辑电路；所述开关电容电路包括第一电路和时钟控制充电开关SW1，所述第一电路包括并联连接的可变电容Cx和时钟控制放电开关SW2，所述时钟控制开关SW1与所述第一电路串联；所述第一镜像电流源包括第一PMOS晶体管P1和第二PMOS晶体管P2，所述第一PMOS晶体管P1的G极与所述第二PMOS晶体管P2的G极连接，所述第一PMOS晶体管P1的S极与所述第二PMOS晶体管P2的S极均连接VBAT端，所述第二PMOS晶体管P2的G极和D极连接，所述第二PMOS晶体管P2的D极通过电阻Rx连接VGND端，所述第一PMOS晶体管P1的D极连接N1端并通过并联连接的电容C1和时钟控制开关SW3连接所述VGND端；所述第二镜像电流源包括第四PMOS晶体管P4和第三PMOS晶体管P3，所述第四PMOS晶体管P4的G极与所述第三PMOS晶体管P3的G极连接，所述第四PMOS晶体管P4的S极与所述第三PMOS晶体管P3的S极均连接所述VBAT端，所述第三PMOS晶体管P3的G极和D极连接，所述第三PMOS晶体管P3的D极通过所述开关电容电路连接所述VGND端，所述第四PMOS晶体管P4的D极连接N2端并通过并联连接的电容C2和时钟控制开关SW4连接所述VGND端；所述运算放大器包括正相输入端、反相输入端、正输出端和负输出端，所述正相输入端连接所述N1端，所述反相输入端连接所述N2端，所述正输出端和负输出端通过可变电容控制逻辑电路连接所述可变电容Cx。更进一步的，所述可变电容Cx包括N个电容Ci，N个电容Ci均并联连接，其中，i＝0,1…N-1。更进一步的，电容Ci的电容值与电容Ci-1的电容值的比为2。N＝4,各路控制开关分别为K3,K2,K1,K0,电容C3,C2,C1,C0大小值分别为8x,4x,2x,x,其中，8x为电容正常对应的值，其它电容大小按比例来取值。更进一步的，所述电阻Rx为CMOS工艺多晶硅电阻。更进一步的，所述运算放大器为差分运算放大器。运算放大器其输出为加和减两个信号。更进一步的，所述电容C1和电容C2为固定电容。电容C1和电容C2为固定电容，时钟为系统负时钟信号。更进一步的，所述电容C1和电容C2相同。更进一步的，所述可变电容控制逻辑电路包括N个控制开关Ki，第i个所述控制开关Ki与第i个所述电容Ci串联，其中，i＝0,1…N-1。可变电容控制逻辑电路利用与电容Ci串联的控制开关Ki来控制可变电容Cx的大小。更进一步的，N为4、5或6。将可变电容控制逻辑电路的控制逻辑位选为4、5或6，从而控制可变电容Cx的精度。有益效果：本专利技术的采用CMOS工艺芯片内部的RC时间常数校正电路利用了开关电容的等效电阻特性来产生等效的平均电流对固定电容充电后的电压，和经过多晶硅电阻固定电流对固定电容充电后的电压进行比较，来调节可变电容的控制位，从而使得RC在不同的PVT条件下自动校正到设计的目标值。这种方式不需要额外的时钟，而且电路简单可靠，是一种非常有用的RC时间常数校正电路。附图说明图1是采用CMOS工艺芯片内部的RC时间常数校正电路的结构示意图；图2是可变电容内部结构(N＝4)；图3是控制开关所采用的系统时钟和其反向时钟波形；图4是可变电容控制逻辑校正过程；图5是RC时间常数校正电路运算放大器输入端的电压随可变电容控制位的变化。具体实施方式下文是举实施例配合附图方式进行详细说明，但所提供的实施例并非用以限制本专利技术所涵盖的范围，而结构运作的描述非用以限制其执行的顺序，任何由组件重新组合的结构，所产生具有均等功效的装置，皆为本专利技术所涵盖的范围。请参阅图1、图2，图3，图4和图5所示，本专利技术的采用CMOS工艺芯片内部的RC时间常数校正电路，包括开关电容电路、第一镜像电流源、第二镜像电流源、运算放大器、可变电容控制逻辑电路；开关电容电路包括第一电路和时钟控制充电开关SW1，第一电路包括并联连接的可变电容Cx和时钟控制放电开关SW2，时钟控制开关SW1与第一电路串联；第一镜像电流源包括第一PMOS晶体管P1和第二PMOS晶体管P2，第一PMOS晶体管P1的G极与第二PMOS晶体管P2的G极连接，第一PMOS晶体管P1的S极与第二PMOS晶体管P2的S极均连接VBAT端，第二PMOS晶体管P2的G极和D极连接，第二PMOS晶体管P2的D极通过电阻Rx连接VGND端，第一PMOS晶体管P1的D极连接N1端并通过并联连接的电容C1和时钟控制开关SW3连接VGND端；第二镜像电流源包括第四PMOS晶体管P4和第三PMOS晶体管P3，第四PMOS晶体管P4的G极与第三PMOS晶体管P3的G极连接，第四PMOS晶体管P4的S极与第三PMOS晶体管P3的S极均连接VBAT端，第三PMOS晶体管P3的G极和D极连接，第三PMOS晶体管P3的D极通过开关电容电路连接VGND端，第四PMOS晶体管P4的D极连接N2端并通过并联连接的电容C2和时钟控制开关SW4连接VGND端；运算放大器包括正相输入端、反相输入端、正输出端和负输出端，正相输入端连接N1端，反相输入端连接N2端，正输出端和负输出端通过可变电容控制逻辑电路连接可变电容Cx。优选的，可变电容Cx包括N个电容Ci，N个电容Ci均并联连接，其中，i＝0,1…N-1。电容是需要校正的CMOS电容，由<N-1:0>总共N位来控制电容值的大小，控制信号分别为时钟和相应的负时钟对应的数字信号。优选的，电容Ci的电容值与电容Ci-1的电容值的比为2。N＝4,各路控制开关分别为K3,K2,K1,K0,电容C3,C2,C1,C0大小值分别为8x,4x,2x,x,其中，8x为电容正常对应的值，其它电容大小按比例来取值。优选的，电阻Rx为CMOS工艺多晶硅电阻。电阻Rx为多晶硅电阻。其中，电阻Rx为RC常数中的电阻，通过PMOS接到电源来提供参考电流。优选的，运算放大器为差分运算放大器。运算放大器其输出为加和减两个信号。优选的，电容C1和电容C2为固定电容。电容C1和电容C2为固定电容本文档来自技高网...

【技术保护点】
1.一种采用CMOS工艺芯片内部的RC时间常数校正电路，其特征在于：包括开关电容电路、第一镜像电流源、第二镜像电流源、运算放大器、可变电容控制逻辑电路；所述开关电容电路包括第一电路和时钟控制充电开关SW1，所述第一电路包括并联连接的可变电容Cx和时钟控制放电开关SW2，所述时钟控制开关SW1与所述第一电路串联；所述第一镜像电流源包括第一PMOS晶体管P1和第二PMOS晶体管P2，所述第一PMOS晶体管P1的G极与所述第二PMOS晶体管P2的G极连接，所述第一PMOS晶体管P1的S极与所述第二PMOS晶体管P2的S极均连接VBAT端，所述第二PMOS晶体管P2的G极和D极连接，所述第二PMOS晶体管P2的D极通过电阻Rx连接VGND端，所述第一PMOS晶体管P1的D极连接N1端并通过并联连接的电容C1和时钟控制开关SW3连接所述VGND端；所述第二镜像电流源包括第四PMOS晶体管P4和第三PMOS晶体管P3，所述第四PMOS晶体管P4的G极与所述第三PMOS晶体管P3的G极连接，所述第四PMOS晶体管P4的S极与所述第三PMOS晶体管P3的S极均连接所述VBAT端，所述第三PMOS晶体管P3的G极和D极连接，所述第三PMOS晶体管P3的D极通过所述开关电容电路连接所述VGND端，所述第四PMOS晶体管P4的D极连接N2端并通过并联连接的电容C2和时钟控制开关SW4连接所述VGND端；所述运算放大器包括正相输入端、反相输入端、正输出端和负输出端，所述正相输入端连接所述N1端，所述反相输入端连接所述N2端，所述正输出端和负输出端通过所述可变电容控制逻辑电路连接所述可变电容Cx。...

【技术特征摘要】
1.一种采用CMOS工艺芯片内部的RC时间常数校正电路，其特征在于：包括开关电容电路、第一镜像电流源、第二镜像电流源、运算放大器、可变电容控制逻辑电路；所述开关电容电路包括第一电路和时钟控制充电开关SW1，所述第一电路包括并联连接的可变电容Cx和时钟控制放电开关SW2，所述时钟控制开关SW1与所述第一电路串联；所述第一镜像电流源包括第一PMOS晶体管P1和第二PMOS晶体管P2，所述第一PMOS晶体管P1的G极与所述第二PMOS晶体管P2的G极连接，所述第一PMOS晶体管P1的S极与所述第二PMOS晶体管P2的S极均连接VBAT端，所述第二PMOS晶体管P2的G极和D极连接，所述第二PMOS晶体管P2的D极通过电阻Rx连接VGND端，所述第一PMOS晶体管P1的D极连接N1端并通过并联连接的电容C1和时钟控制开关SW3连接所述VGND端；所述第二镜像电流源包括第四PMOS晶体管P4和第三PMOS晶体管P3，所述第四PMOS晶体管P4的G极与所述第三PMOS晶体管P3的G极连接，所述第四PMOS晶体管P4的S极与所述第三PMOS晶体管P3的S极均连接所述VBAT端，所述第三PMOS晶体管P3的G极和D极连接，所述第三PMOS晶体管P3的D极通过所述开关电容电路连接所述VGND端，所述第四PMOS晶体管P4的D极连接N2端并通过并联连接的电容C2和时钟控制开关SW4连接所述VGND端；所述运算放大器包括正相输...

【专利技术属性】
技术研发人员：杨俊杰，杨柳，
申请(专利权)人：杨俊杰，杨柳，
类型：发明
国别省市：江苏,32