一种局域电场增强忆阻器及其制备方法技术

本发明专利技术公开了一种局域电场增强忆阻器及其制备方法，所述忆阻器包括：下电极、功能层和上电极，所述功能层夹在上电极和下电极之间形成三明治结构，所述下电极上侧具有中轴对称的矩形突起；所述上电极下侧与所述下电极形状互补。本发明专利技术与现有技术相比，利用纳米压印结合ALD的方式制备得到器件，通过ALD保形性的特点，使得上下电极都具有突起的结构。由于其边缘棱处的局域电场相较于上电极其他部位强度有较大差异，而ALD制备的功能层存在的缺陷较少，导电丝形成位置的随机性大大降低，从而提高器件的一致性与稳定性；同时由于纳米压印可反复使用，极大的降低了制备的难度与成本。

【技术实现步骤摘要】
一种局域电场增强忆阻器及其制备方法
本专利技术属于微电子器件
，更具体地，涉及一种局域电场增强忆阻器及其制备方法。
技术介绍
忆阻器是一种除电阻、电容、电感以外的新型二端无源电子元器件，根据蔡少棠教授所推导的关系式，由电荷与磁通之间的关系，其存在着不同的阻态，并能在一定条件下相互转换。现阶段忆阻器大部分为阻变存储器，阻变存储器以导电丝机制为主，但是导电丝在形成过程中，具有较大的随机性，因此导致忆阻器高低阻态、Set电压等参数并不具有很好的一致性，这限制了忆阻器的进一步发展。针对上述问题，专利CN102738386A公开了一种阻变存储器及其制备方法，如图1所示，在阻变存储器的下电极上形成有局部控制电极，由于该控制电极区域的局域电场强度高于其他区域，使导电细丝更容易沿着该控制电极形成。局部控制电极可以为圆锥形、圆柱形、针形或其他合适的形状，工艺采用的是湿法腐蚀。但是该方案仍存在缺陷：首先，该方案只对下电极形状进行设计，功能层和上电极未加以限制，器件在制备过程中形成的缺陷聚集在电极与功能层界面处，由于缺陷聚集位置不一致，使得上下电极间形成的导电丝存在差别，导致器件导电丝的形成方式仍然存在较大随机性；其次，湿法刻蚀的方式并不易于制备类似的突起形状，且在制备尺寸较小器件时，很难完美的进行图形转移。由此可见，该方法的结构和工艺均存在缺陷。
技术实现思路
针对现有技术的上述缺陷，本专利技术的目的在于解决现有技术忆阻器导电丝形成随机，器件一致性不好的技术问题。为实现上述目的，一方面，本专利技术实施例提供了一种局域电场增强忆阻器，所述忆阻器包括：下电极、功能层和上电极，所述功能层夹在所述上电极和所述下电极之间形成三明治结构，所述下电极上侧具有中轴对称的矩形突起；所述上电极下侧与所述下电极形状互补。具体地，所述矩形突起的高度根据功能层厚度而定，应小于功能层的厚度。具体地，所述功能层的材料为可利用原子层沉积制备的材料。另一方面，本专利技术实施例提供了一种局域电场增强忆阻器的制备方法，所述方法包括以下步骤：步骤S1.在衬底上制备下电极，所述下电极上侧具有中轴对称的矩形突起；步骤S2.在下电极上制备功能层；步骤S3.在功能层上制备上电极，所述上电极下侧与所述下电极形状互补。具体地，所述矩形突起的高度根据功能层厚度而定，应小于功能层的厚度。具体地，下电极的制备是通过纳米压印和原子层沉积的方法。总体而言，通过本专利技术所构思的以上技术方案与现有技术相比，具有以下有益效果：1、本专利技术利用纳米压印结合ALD(Atomiclayerdeposition，原子层沉积)的方式制备得到器件，通过ALD保形性的特点，使得上下电极都具有突起的结构。由于其边缘棱处的局域电场相较于上电极其他部位强度有较大差异，而ALD制备的功能层存在的缺陷较少，导电丝形成位置的随机性大大降低，从而提高器件的一致性与稳定性；2、本专利技术利用纳米压印和ALD的制备方式，能够很好的保证器件之间的一致性，同时由于纳米压印可反复使用，极大的降低了制备的难度与成本。附图说明图1为现有技术中局域电场增强的阻变存储器结构示意图。图2为本专利技术实施例提供的局域电场增强忆阻器结构示意图。图3为本专利技术实施例提供的忆阻器导电丝形成的示意图。图4为本专利技术实施例提供的图形复制流程图。图5为本专利技术实施例提供的图形转移流程图。图6为本专利技术实施例提供的衬底清洗流程图。图7为本专利技术实施例提供的功能层制备阶段示意图。图8为本专利技术实施例提供的上电极制备阶段示意图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。图2为本专利技术实施例提供的局域电场增强忆阻器结构示意图。如图2所示，所述忆阻器包括：下电极3、功能层4和上电极5；功能层4夹在上电极5和下电极3之间形成三明治结构；下电极3上侧具有中轴对称的矩形突起；上电极下侧与下电极形状互补。每侧突起数量根据器件宽度而定，以保证器件的正常运作为限。突起的高度根据器件功能层厚度而定，最大应小于功能层厚度。在本专利技术实施例中，下电极3可以形成于衬底1上，衬底1可以为Si衬底，衬底1上可以包括粘附层2，粘附层2可以为Ti。所述上电极5和下电极3可以为包括惰性金属、惰性金属化合物或其他合适的金属材料的单层或多层结构，所述惰性金属包括W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta,所述惰性金属化合物包括TaN，TiN，TiAlN，TiW、ITO、IZO，厚度可以为5-500nm。所述功能层4的材料为AlOx，HfOx，TiOx，TaOx可利用原子层沉积制备的材料；厚度可以为1-100nm。在本专利技术的一个实施例中，所述上电极采用惰性电极Ti，所述下电极采用惰性电极Pt；所述功能层采用HfOx或AlOx。如图3所示，忆阻器的下电极接地，上电极接正电压。上电极与下电极之间突起的棱角处在电压的作用下，产生电场，使得功能层中氧空位从上电极向下电极迁移，形成导电丝。该导电丝的位置位于上电极与下电极之间突起的棱角处，由于上下电极在矩形突起的棱处距离较近，通过电场公式可以得知，器件上下电极之间，在突起棱处电场强于其他部分。突起棱角处的局域电场强度高于其他区域，使导电丝更容易沿着上电极与下电极之间突起的棱角形成，达到有效控制导电丝的形成，解决了现有技术中导电丝随机性技术问题。以上对本专利技术的忆阻器及实施例进行了详细的描述。此外，本专利技术还提供了上述忆阻器的制备方法，所述方法包括：利用丙酮+无水乙醇+去离子水清洗Si衬底；通过溅射粘附层，纳米压印，溅射，剥离在衬底上制备下电极；通过ALD在下电极上制备功能层；通过磁控溅射制备上电极。以下将结合各制备阶段的图示，对上述忆阻器实施例的制备方法进行详细的说明。步骤S1.制备下电极，具体地包括以下步骤：S101.粘附层制备：利用磁控溅射，在Ar气氛环境下，在S1得到的衬底上沉积一层厚度为100nm的Ti作为电极粘附层；溅射工艺条件为本底真空5*10-5Pa、工作压强0.5Pa，直流溅射功率100W，溅射时间为500s；S102.下电极层制备：利用磁控溅射，在Ar气氛环境下，在粘附层上制备一层厚度为100nm的Pt电极；溅射工艺条件：本底真空5*10-5Pa、工作压强0.5Pa、直流溅射功率35W、溅射时间为700s；S103.模板制备：通过电子束曝光或聚焦离子束等制作所需的模板，模板形状为横截面形状，基本形状为矩形，其上侧中轴对称两侧具有突起；S104.图形复制：如图4所示，在下电极层上表面旋涂一层热压印胶PPMA，将其加热到玻璃化温度以上。利用所述模板，对热压印胶进行压模，保证恒温加压。将压模后的样品冷却至玻璃化温度之下，使图案固化；S105.图形转移：如图5所示，将模板脱离样品，然后将样品利用磁控溅射一层厚度50nm的Pt。溅射工艺条件：本底真空5*10-5Pa、工作压强0.5Pa、直流溅射功率35W、溅射时间为350s；再将样品浸入丙酮溶液中，剥离热压印胶PPMA；在超声功率为40％的情况下，超声清洗10s，依次利用无水乙醇和去离子水清洗，并利用氮气进行干燥。如图6所示，在步骤S1之前，还可以包括步骤S0.清洗Si衬底，具体地本文档来自技高网...

【技术保护点】
1.一种局域电场增强忆阻器，所述忆阻器包括：下电极、功能层和上电极，所述功能层夹在所述上电极和所述下电极之间形成三明治结构，其特征在于，所述下电极上侧具有中轴对称的矩形突起；所述上电极下侧与所述下电极形状互补。

【技术特征摘要】
1.一种局域电场增强忆阻器，所述忆阻器包括：下电极、功能层和上电极，所述功能层夹在所述上电极和所述下电极之间形成三明治结构，其特征在于，所述下电极上侧具有中轴对称的矩形突起；所述上电极下侧与所述下电极形状互补。2.如权利要求1所述的局域电场增强忆阻器，其特征在于，所述矩形突起的高度根据功能层厚度而定，应小于功能层的厚度。3.如权利要求1或2所述的局域电场增强忆阻器，其特征在于，所述功能层的材料为可利用原子层沉积制备的材料。4....

【专利技术属性】
技术研发人员：李祎，李灏阳，缪向水，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：湖北,42