一种沟槽栅场截止逆导型IGBT制造技术

一种沟槽栅场截止逆导型IGBT，它是在N‑Base高电阻率半导体材料表面形成P Base区，在P Base区表面沿器件横向方向分别并列交替形成N+发射区和P+体接触区；在N+发射区紧临区域形成贯穿P Base区、且底部与N‑Base高电阻率半导体区相接触的沟槽区，沟槽区由位于槽内壁的绝缘介质层和由绝缘介质层包围的导电材料构成，由沟槽区中的导电材料引出栅电极，形成沟槽栅结构；N+发射区和P+体接触区的共同引出端为发射极电极；在N‑Base高电阻率半导体区的背面，沿器件横向方向由连续交替变换的N+型区和P+型区形成集电区，N+型区和P+型区的共同引出端为集电极；集电区的顶部引入具有电场截止作用的重掺杂N型缓冲层。

【技术实现步骤摘要】
一种沟槽栅场截止逆导型IGBT
本专利技术涉及的是一种新型的沟槽栅场截止逆导型IGBT器件，属于功率半导体器件

技术介绍
IGBT（绝缘栅双极型晶体管）是一种新型功率半导体器件，其兼具有MOSFET的电压驱动、可工作频率高以及BJT的导通压降低、电流密度高的优点，因而被广泛应用于开关频率在30kHz以下，功率范围从1kW到5MW的电力电子系统中实现对电能的可控变换与控制。图1所示为常规的采用IGBT作为三相桥逆变电路以驱动三相异步电动机的电路结构示意图，因为在一般的电力电子电路中，寄生电感的存在或负载具有感性，故在功率回路开关切断后需要为感性负载中储存的无功能量提供续流回路，故在此类应用中需要为每颗IGBT器件反并联一颗二极管器件。传统的解决方案是将IGBT芯片和二极管芯片通过一定的封装技术反并联连接到一起以提供正反向的电流通路，随着逆导型IGBT器件的出现，可以通过集成电路的方式将IGBT和续流二极管制作在同一颗芯片上面，这种方式的主要好处是可以大幅降低芯片的总成本、可以提高功率模块的功率密度（同一封装内可以提高电流等级），可以降低原先IGBT和续流二极管两颗芯片轮流工作带来的芯片结温大幅波动，提高芯片工作可靠性。故逆导型IGBT芯片技术是IGBT技术进一步发展的一个重要方向。逆导型IGBT现阶段面临的两个主要问题是：其一，IGBT正向导通工作模式下存在着集电极电压的回跳现象（Snapback），如图2所示。电压回跳现象是由于逆导型IGBT存在着单极性MOSFET导电和双极性IGBT导电的两种工作模式的切换，电压回跳会导致并联的元胞之间或并联的芯片之间产生电流不均，极易导致器件损坏。其二，传统的与IGBT反并联的高压续流二极管均采用一定的载流子寿命控制技术，以提高二极管的反向恢复速度，降低反向恢复损耗。但在逆导型IGBT器件中，因二极管与IGBT集成在同一颗芯片之中，如果采用载流子寿命控制技术，会对IGBT工作模式下的性能和可靠性产生不利影响，故需要通过对器件结构的优化来大幅改善二极管的反向恢复性能。常规的不对二极管性能进行任何优化的逆导型IGBT一般不能满足典型感性负载应用的硬开关要求，只能应用于一些软开关模式下，对二极管反向恢复要求极低的领域，如：单端反激式电磁炉应用等。
技术实现思路
本专利技术的目的在于克服现有技术存在的不足，而提供一种在现有逆导型IGBT的二极管基础上，通过在逆导型IGBT中集成JBS肖特基二极管结构，在不影响逆导型IGBT其它性能的条件下，利用肖特基势垒较低的优势，可在降低逆导型IGBT在二极管正向导通模式下导通压降的同时，可大幅度减小逆导型IGBT的二极管反向恢复电荷和反向恢复能量，提升逆导型IGBT的二极管性能的沟槽栅场截止逆导型IGBT器件。本专利技术的目的是通过如下技术方案来完成的，一种沟槽栅场截止逆导型IGBT，它是在N-Base高电阻率半导体材料表面形成PBase区，在所述PBase区表面沿器件横向方向分别并列交替形成N+发射区和P+体接触区；在N+发射区紧临区域形成贯穿PBase区、且底部与N-Base高电阻率半导体区相接触的沟槽区，沟槽区由位于槽内壁的绝缘介质层和由绝缘介质层包围的导电材料构成，由沟槽区中的导电材料引出栅电极，形成沟槽栅结构；所述N+发射区和P+体接触区的共同引出端为发射极电极；在N-Base高电阻率半导体区的背面，沿器件横向方向由连续交替变换的N+型区和P+型区形成集电区，所述N+型区和P+型区的共同引出端为集电极；所述集电区的顶部引入具有电场截止作用的重掺杂N型缓冲层，所述重掺杂N型缓冲层沿器件横向方向分布，位于N-Base高电阻率半导体区和集电区之间。作为优选:所述P+体接触区中部形成N-Base高电阻率半导体区并与发射极金属层之间形成肖特基接触，使得逆导型IGBT发射极与集电极间形成结势垒肖特基二极管结构。作为优选：P+体接触区的P+区在N-Base内的距离L需经过优化，且满足L>0，以在集电极与发射极加正向电压时，可在结势垒肖特基二极管结构区域形成的耗尽区完全耗尽P+体接触区之间的区域，形成对肖特基接触区的屏蔽，以提高结势垒肖特基二极管的耐压达到IGBT同等水平。作为优选：所述结势垒肖特基二极管结构处于常规沟槽栅场截止IGBT的Dummy元胞区域，即该元胞内部与沟槽区临近的N+重掺杂区域、未形成与N+发射区类似的N+重掺杂结构。本专利技术的主要有益效果为，可通过在传统沟槽栅场截止型逆导IGBT结构中用于控制短路电流的Dummy元胞内形成结型肖特基势垒二极管结构，利用肖特基势垒较低的优势，可在降低逆导型IGBT在二极管正向导通模式下的导通压降的同时，可大幅度减小逆导型IGBT的二极管反向恢复电荷和反向恢复能量，提升逆导型IGBT的二极管性能。附图说明图1是采用IGBT的桥式逆变电路示意图；图2是逆导型IGBT的二极管反向恢复特性示意图；图3是传统沟槽栅场截止逆导型IGBT结构示意图；图4是本专利实施沟槽栅场截止逆导型IGBT结构示意图。具体实施方式下面结合附图对本专利技术进行详细的描述。图3所示，传统沟槽栅场截止逆导型IGBT结构是：在沟槽栅结构IGBT中一般存在两种IGBT元胞，一种为常规IGBT元胞，如图3中沟槽2左侧所示，其内部包含表面N+重掺杂区域31，以形成发射区结构，并作为发射极引出端；另一类元胞为Dummy元胞，如图3中沟槽2右侧所示，其内部不含有N+重掺杂区域，如图中区域33所示，该元胞无发射区引出，该类Dummy元胞主要用于减小沟槽栅IGBT的电流增益，降低IGBT短路电流幅值，提高短路可靠性，传统沟槽栅场截止逆导型IGBT同样具有芯片正面Dummy元胞结构，该区域未加以有效利用以提升芯片的整体性能，本专利技术即旨在对Dummy元胞区域进行结构改进，以用于改善逆导型IGBT的二极管反向恢复特性。图4所示，本专利技术所述的一种沟槽栅场截止逆导型IGBT，它是在N-Base高电阻率半导体材料表面形成PBase区1，在所述PBase区1表面沿器件横向方向分别并列交替形成N+发射区31、32和P+体接触区41、42、43、44；在N+发射区31、32紧临区域形成贯穿PBase区1、且底部与N-Base高电阻率半导体区相接触的沟槽区2，沟槽区2由位于槽内壁的绝缘介质层21和由绝缘介质层21包围的导电材料22构成，由沟槽区2中的导电材料22引出栅电极，形成沟槽栅结构；所述N+发射区31、32和P+体接触区41、42、43、44的共同引出端为发射极电极；在N-Base高电阻率半导体区的背面，沿器件横向方向由连续交替变换的N+型区52和P+型区51形成集电区，所述N+型区52和P+型区51的共同引出端为集电极；所述集电区的顶部引入具有电场截止作用的重掺杂N型缓冲层6，所述重掺杂N型缓冲层6沿器件横向方向分布，位于N-Base高电阻率半导体区和集电区之间。本专利技术所述P+体接触区43、44中部形成N-Base高电阻率半导体区并与发射极金属层之间形成肖特基接触，使得逆导型IGBT发射极与集电极间形成结势垒肖特基二极管结构7。本专利技术所述P+体接触区43、44的P+区在N-Base内的距离L需经过优化，且满足L>0，以在本文档来自技高网...

【技术保护点】
1.一种沟槽栅场截止逆导型IGBT，其特征在于：在N‑ Base高电阻率半导体材料表面形成P Base区（1），在所述P Base区（1）表面沿器件横向方向分别并列交替形成N+发射区（31、32）和P+体接触区（41、42、43、44）；在N+发射区（31、32）紧临区域形成贯穿P Base区（1）、且底部与N‑ Base高电阻率半导体区相接触的沟槽区（2），沟槽区（2）由位于槽内壁的绝缘介质层（21）和由绝缘介质层（21）包围的导电材料（22）构成，由沟槽区（2）中的导电材料（22）引出栅电极，形成沟槽栅结构；所述N+发射区（31、32）和P+体接触区（41、42、43、44）的共同引出端为发射极电极；在N‑ Base高电阻率半导体区的背面，沿器件横向方向由连续交替变换的N+型区（52）和P+型区（51）形成集电区，所述N+型区（52）和P+型区（51）的共同引出端为集电极；所述集电区的顶部引入具有电场截止作用的重掺杂N型缓冲层（6），所述重掺杂N型缓冲层（6）沿器件横向方向分布，位于N‑ Base高电阻率半导体区和集电区之间。

【技术特征摘要】
1.一种沟槽栅场截止逆导型IGBT，其特征在于：在N-Base高电阻率半导体材料表面形成PBase区（1），在所述PBase区（1）表面沿器件横向方向分别并列交替形成N+发射区（31、32）和P+体接触区（41、42、43、44）；在N+发射区（31、32）紧临区域形成贯穿PBase区（1）、且底部与N-Base高电阻率半导体区相接触的沟槽区（2），沟槽区（2）由位于槽内壁的绝缘介质层（21）和由绝缘介质层（21）包围的导电材料（22）构成，由沟槽区（2）中的导电材料（22）引出栅电极，形成沟槽栅结构；所述N+发射区（31、32）和P+体接触区（41、42、43、44）的共同引出端为发射极电极；在N-Base高电阻率半导体区的背面，沿器件横向方向由连续交替变换的N+型区（52）和P+型区（51）形成集电区，所述N+型区（52）和P+型区（51）的共同引出端为集电极；所述集电区的顶部引入具有电场截止作用的重掺杂N型缓冲层（6），所述重掺杂N型缓冲层（6）沿器件横向方向分布，位于N-Bas...

【专利技术属性】
技术研发人员：刘志红，
申请(专利权)人：嘉兴斯达半导体股份有限公司，
类型：发明
国别省市：浙江,33