集成电路的制造方法技术

本发明专利技术涉及一种集成电路的制造方法，涉及半导体技术，包括：在晶圆上涂有机材料，其中，所述晶圆上包括第一图形区和第二图形区，所述第一图形区在单位面积内图形的数量大于所述第二图形区在单位面积内图形的数量；步骤S2，对有机材料进行显影工艺后的回退刻蚀；步骤S3，在步骤S2的基础上涂有机材料；步骤S4，在步骤S3的基础上对有机材料进行显影工艺后的回退刻蚀；以及步骤S5，进行所述晶圆上介电质的回退刻蚀；以提高半导体产品的良率。

【技术实现步骤摘要】
集成电路的制造方法
本专利技术涉及一种半导体技术，尤其涉及一种集成电路的制造方法。
技术介绍
在半导体集成电路制造中，随着技术节点从65nm到40nm到28nm到14nm，再到10nm一路演化并且往7nm，5nm方向行进，图形的特征尺寸越来越小，很多较大技术节点下的制造工艺在较小技术节点下已不再适用。在较小技术节点下，如扔采用较大技术节点下的制造工艺，将影响晶圆上器件性能，降低产品良率。
技术实现思路
本专利技术的目的在于提供一种集成电路的制造方法，在较小技术节点下，消除大焊盘的侧壁尖角，提高半导体产品的良率。本专利技术提供的集成电路的制造方法，包括：步骤S1，在晶圆上涂有机材料，其中，所述晶圆上包括第一图形区和第二图形区，所述第一图形区在单位面积内图形的数量大于所述第二图形区在单位面积内图形的数量；步骤S2，对有机材料进行显影工艺后的回退刻蚀；步骤S3，在步骤S2的基础上涂有机材料；步骤S4，在步骤S3的基础上对有机材料进行显影工艺后的回退刻蚀；以及步骤S5，进行所述晶圆上介电质的回退刻蚀。更进一步的，所述有机材料为光刻胶。更进一步的，所述有机材料为耐高温富碳涂层材料或低温富碳涂层材料。更进一步的，还包括步骤S41，在步骤S4的基础上涂光刻胶；以及步骤S42，在步骤S41的基础上对光刻胶进行显影工艺后的回退刻蚀。更进一步的，所述第一图形区和所述第二图形区均包括至少一焊盘，且第二图形区内的焊盘的体积大于第一图形区内焊盘的体积，经步骤S5后，所述第一图形区内的焊盘的高度等于所述第二图形区内的焊盘的高度。更进一步的，所述第二图形区包括至少一焊盘，经步骤S5后，所述第二图形区内的焊盘的侧壁不高于所述第二图形区内的焊盘的中心位置的高度。更进一步的，所述第二图形区包括至少一焊盘，经步骤S4后，所述第二图形区内的光刻胶的高度小于所述第二图形区内的焊盘的高度。更进一步的，经步骤S2后所述第二图形区内的光刻胶与第一图形区内的光刻胶的高度差大于经步骤S4后所述第二图形区内的光刻胶与第一图形区内的光刻胶的高度差。更进一步的，经步骤S2后所述第二图形区内的光刻胶与第一图形区内的光刻胶的高度差大于经步骤S42后所述第二图形区内的光刻胶与第一图形区内的光刻胶的高度差。更进一步的，所述晶圆的关键尺寸小于28nm。本专利技术提供的集成电路的制造方法，在较小技术节点下，经过在晶圆上涂光刻胶、光刻胶的回退刻蚀、涂光刻胶及光刻胶的回退刻蚀的步骤，有效减小晶圆上稀疏图形区与密集图形区内光刻胶的高度差，在之后的对晶圆上介电质的回退刻蚀步骤中降低稀疏图形区内光刻胶对介电质回退刻蚀的影响，消除稀疏图形区内焊盘的侧壁尖角，提高半导体产品的良率。附图说明图1为一种晶圆的示意图。图2a至2c分别为现有技术的集成电路的制造过程示意图。图3a至3e为本专利技术一实施例的集成电路的制造过程示意图。图中主要元件附图标记说明如下：100、晶圆；110、第一图形区；120、第二图形区。具体实施方式下面将结合附图，对本专利技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本专利技术保护的范围。在半导体集成电路制造技术中，晶圆上常存在大量不同的图形区域，请参阅图1，图1为一种晶圆的示意图。如图1所示，晶圆100上包括第一图形区110和第二图形区120，其中第一图形区110在单位面积内图形的数量较多，也即图形比较密集，第二图形区120在单位面积内图形的数量较少，也即图形比较稀疏。如，第一图形区110在面积S内包括两个小焊盘112及焊盘间的间隔区域，第二图形区120在面积S内包括一个大焊盘122及焊盘与其它图形之间的间隔区域。请参阅图2a至2c，图2a至2c分别为现有技术的集成电路的制造过程示意图。如图2a所示，在集成电路的制造过程中，首先在晶圆100上涂光刻胶，相对于第二图形区120，由于第一图形区110内存在较多的间隔区域，且焊盘总体积比较小，因此较多光刻胶填充于小焊盘112之间的间隔区域，导致涂光刻胶后，第一图形区110内的光刻胶的高度小于第二图形区120内的光刻胶的高度，即第二图形区120内的光刻胶与第一图形区110内的光刻胶存在一个高度差。之后，对光刻胶进行显影工艺后的回退刻蚀，这个高度差会传递下去，如图2b所示，第一图形区110内的光刻胶的高度小于第二图形区120内的光刻胶的高度。之后，进行晶圆100上介电质的回退刻蚀，由于光刻胶的刻蚀速率小于介电质的刻蚀速率，且在第二图形区120内，光刻胶高度比较高，部分光刻胶遮掩住大焊盘122的部分介电质，而导致大焊盘122的侧壁出现尖角124，具体的可参考图2c。此尖角124为现有集成电路的制造过程中产生的技术问题，在较大技术节点的半导体产品中，此尖角对器件性能的影响为集成电路可以接受的，但随着技术节点不断变小，如28nm技术节点下，此尖角将影响焊盘性能，并进而影响半导体产品的良率。在本专利技术一实施例中，提供一种集成电路的制造方法，适用于技术节点小于28nm的半导体产品，以解决目前的集成电路制造技术中稀疏图形区内焊盘侧壁尖角的问题。具体的，该集成电路的制造方法包括以下步骤：步骤S1，在晶圆100上涂光刻胶。同样的，如图1所示，晶圆100上包括第一图形区110和第二图形区120，其中第一图形区110在单位面积内图形的数量较多，第二图形区120在单位面积内图形的数量较少。请参阅图3a，图3a为本专利技术一实施例的集成电路的制造过程示意图。如图3a所示，类似图2a，在晶圆100上涂光刻胶后，第二图形区120内的光刻胶与第一图形区110内的光刻胶存在一个高度差。步骤S2，对光刻胶进行显影工艺后的回退刻蚀。请参阅图3b，图3b为本专利技术一实施例的集成电路的制造过程示意图。如图3b所示，类似图2b，步骤S1中的高度差会传递下去，第一图形区110内的光刻胶的高度小于第二图形区120内的光刻胶的高度。步骤S3，在步骤S2的基础上涂光刻胶。请参阅图3c，图3c为本专利技术一实施例的集成电路的制造过程示意图。如图3c所示，由于焊盘之间的间隔区域已基本被步骤S1中涂的光刻胶填充，在步骤S2的基础上再涂的光刻胶会在经步骤S2后的光刻胶上堆积，因此第二图形区120内的光刻胶与第一图形区110内的光刻胶的高度差变小。步骤S4，在步骤S3的基础上对光刻胶进行显影工艺后的回退刻蚀。请参阅图3d，图3d为本专利技术一实施例的集成电路的制造过程示意图。如图3d所示，步骤S3中的高度差会传递下去，但相对于步骤S2，第二图形区120内的光刻胶的高度变小。在本专利技术一实施例中，经步骤S4后，第二图形区120内的光刻胶的高度小于第二图形区120内的焊盘的高度。更进一步的，光刻胶不再遮挡第二图形区120内的焊盘。步骤S5，进行晶圆上介电质的回退刻蚀。由于第二图形区120内的光刻胶与第一图形区110内的光刻胶的高度差变小，则光刻胶对介电质的回退刻蚀的影响变小，请参阅图3e，图3e为本专利技术一实施例的集成电路的制造过程示意图。如图3e所示，在本专利技术一实施例中，经步骤S5后，第一图形区110内的焊盘的高度等于第二图形区120内的焊盘的高度。且第二图形区120内的本文档来自技高网...

【技术保护点】
1.一种集成电路的制造方法，其特征在于，包括：步骤S1，在晶圆上涂有机材料，其中，所述晶圆上包括第一图形区和第二图形区，所述第一图形区在单位面积内图形的数量大于所述第二图形区在单位面积内图形的数量；步骤S2，对有机材料进行显影工艺后的回退刻蚀；步骤S3，在步骤S2的基础上涂有机材料；步骤S4，在步骤S3的基础上对有机材料进行显影工艺后的回退刻蚀；以及步骤S5，进行所述晶圆上介电质的回退刻蚀。

【技术特征摘要】
1.一种集成电路的制造方法，其特征在于，包括：步骤S1，在晶圆上涂有机材料，其中，所述晶圆上包括第一图形区和第二图形区，所述第一图形区在单位面积内图形的数量大于所述第二图形区在单位面积内图形的数量；步骤S2，对有机材料进行显影工艺后的回退刻蚀；步骤S3，在步骤S2的基础上涂有机材料；步骤S4，在步骤S3的基础上对有机材料进行显影工艺后的回退刻蚀；以及步骤S5，进行所述晶圆上介电质的回退刻蚀。2.根据权利要求1所述的集成电路的制造方法，其特征在于，所述有机材料为光刻胶。3.根据权利要求1所述的集成电路的制造方法，其特征在于，所述有机材料为耐高温富碳涂层材料或低温富碳涂层材料。4.根据权利要求1所述的集成电路的制造方法，其特征在于，还包括步骤S41，在步骤S4的基础上涂光刻胶；以及步骤S42，在步骤S41的基础上对光刻胶进行显影工艺后的回退刻蚀。5.根据权利要求1或4任一项所述的集成电路的制造方法，其特征在于，所述第一图形区和所述第二图形区均包括至少一焊盘，且第二图形区内的焊盘的体积大于第一图形区内焊盘的体...

【专利技术属性】
技术研发人员：钱凯，陆连，李全波，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海,31