The invention provides a simulation system and method for a standard unit, wherein the simulation system for the standard unit includes a scanning unit and a simulation circuit, wherein the simulation circuit includes a target unit circuit, the target unit circuit includes a peer-to-peer target unit and a non-peer target unit, and the scanning unit to a peer-to-peer target unit. The dimension of the element and the dimension of the non-equivalent target element are calculated iteratively. In each iteration, the ratio of the dimension of the equivalent target element to that of one part of the non-equivalent target element is calculated, and the dimension of the other part of the non-equivalent target element is set to the dimension of the equivalent target element divided by the dimension of the previous iteration. The ratio is recorded in this iteration and calculated in the next iteration until the ratio of the sizes of each target cell remains unchanged.
【技术实现步骤摘要】
标准单元的仿真系统和方法
本专利技术涉及集成电路
,特别涉及一种标准单元的仿真系统和方法。
技术介绍
随着集成电路(IntegratedCircuits,IC)的日益发展,对功耗、速度,面积等性能方面的要求也越来越高,由于工艺技术的进步,设计角度也在转变,从以往的速度优先逐渐转为功耗、速度和面积的均衡考虑。最近几年,便携式移动通信设备的的发展突飞猛进,而对应的电源技术的进步却相对缓慢,以及即将到来的物联网时代,对于低功耗的要求,将达到一个新的阶段。在一般集成电路设计中,包括数字模块,模拟模块,数据接口和存储模块,其中数字模块通常占整个芯片面积的40%以上,而数字模块的构成单位,就是标准单元库中的基本单元,标准单元库中基本单元的性能,会在很大程度上影响到整个芯片的性能,那么如何对标准单元性能进行优化,就成为了我们亟需解决的问题。标准单元库,包括版图库、符号库、电路逻辑库等。包含了组合逻辑、时序逻辑、功能单元和特殊类型单元。是集成电路芯片后端设计过程中的基础部分。运用预先设计好的优化的库单元进行自动逻辑综合和版图布局布线,可以极大地提高设计效率,加快产品进入市场的时间。一般每个工艺厂商在每个工艺下都会提供相应的标准单元。标准单元库可以分成两大部分,即组合逻辑和时序逻辑,组合逻辑包括NAND,NOR,AOI,OAI等基本运算单元,时序逻辑则包括LATCH,DFF,ICG等等。在一套标准单元库中,组合逻辑的数量,大概占总数的75%左右,在具体的设计实例中,所调用的标准单元中,组合逻辑通常在90%以上。如图1所示,一个标准单元是由若干个MOS管组成,每一个MO ...
【技术保护点】
1.一种标准单元的仿真系统,其特征在于,所述标准单元的仿真系统包括扫描单元和仿真电路,其中:所述仿真电路包括目标单元电路;所述目标单元电路包括对等目标单元和非对等目标单元,所述扫描单元对对等目标单元的尺寸与非对等目标单元的尺寸进行迭代计算;在每一次迭代中,计算对等目标单元的尺寸与非对等目标单元中某个部分的尺寸的比值,并将非对等目标单元的其他部分的尺寸值设置为对等目标单元的尺寸除以上一次迭代的比值,并使目标单元电路的延时数据最小,记录本次迭代的所述比值并进行下一次迭代计算,直至每个目标单元的尺寸的比例不变。
【技术特征摘要】
1.一种标准单元的仿真系统,其特征在于,所述标准单元的仿真系统包括扫描单元和仿真电路,其中:所述仿真电路包括目标单元电路;所述目标单元电路包括对等目标单元和非对等目标单元,所述扫描单元对对等目标单元的尺寸与非对等目标单元的尺寸进行迭代计算;在每一次迭代中,计算对等目标单元的尺寸与非对等目标单元中某个部分的尺寸的比值,并将非对等目标单元的其他部分的尺寸值设置为对等目标单元的尺寸除以上一次迭代的比值,并使目标单元电路的延时数据最小,记录本次迭代的所述比值并进行下一次迭代计算,直至每个目标单元的尺寸的比例不变。2.如权利要求1所述的标准单元的仿真系统,其特征在于,所述对等目标单元包括第一晶体管、第二晶体管和第三晶体管;所述第一晶体管和所述第二晶体管的源极均连接第一电源,所述第一晶体管和所述第二晶体管的漏极均连接所述第三晶体管的源极,所述第三晶体管的漏极连接所述目标单元电路的输出端;所述第一晶体管、所述第二晶体管和所述第三晶体管的栅极分别连接所述目标单元电路的第一输入端、第二输入端和第三输入端;所述第一晶体管、所述第二晶体管和所述第三晶体管均为P型场效应管晶体管。3.如权利要求2所述的标准单元的仿真系统,其特征在于,所述非对等目标单元包括第四晶体管、第五晶体管和第六晶体管;所述第四晶体管和所述第六晶体管的源极均连接第二电源,所述第四晶体管的漏极连接所述第五晶体管的源极,所述第六晶体管的漏极和所述第五晶体管的漏极均连接目标单元电路的输出端;所述第四晶体管、所述第五晶体管和所述第六晶体管的栅极分别连接所述目标单元电路的第一输入端、第二输入端和第三输入端;所述第四晶体管、所述第五晶体管和所述第六晶体管均为N型场效应管晶体管。4.如权利要求3所述的标准单元的仿真系统,其特征在于,所述仿真电路还包括驱动电路,所述驱动电路包括多个缓冲器,每个所述缓冲器的输出端连接一个所述目标单元的输入端,所述缓冲器的驱动强度与其所连接的所述目标单元的驱动强度相匹配。5.如权利要求4所述的标准单元的仿真系统,其特征在于,所述缓冲器的数量为三个,分别连接所述目标单元电路的第一输入端、第二输入端和第三输入端。6.如权利要求5所述的标准单元的仿真系统,其特征在于,所述仿真电路还包括负载电路,所述负载电路包括多个反相器,所述多个反相器的输入端连接所述目标单元电路的输出端。7.如权利要求6所述的标准单元的仿真系统,...
【专利技术属性】
技术研发人员:廖春和,
申请(专利权)人:武汉新芯集成电路制造有限公司,
类型:发明
国别省市:湖北,42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。