The invention discloses a noise-aware on-chip clock-domain control sequence design method, which involves noise analysis of on-chip power distribution networks and efficient analysis and planning of on-chip multi-clock-domain switch operation; defines the related problems as a hybrid 0/1 linear programming model, and improves the branch-and-bound method joint heuristic calculation. For the problem that it is difficult to evaluate the results of the heuristic algorithm, the method of linear programming can accurately evaluate the distance between the current solution and the optimal solution by establishing and solving the dual problem, and can accurately evaluate the degree of optimization of the solution, and has the ability to search for the optimal solution. For the problem that the heuristic algorithm is easy to fall into local optimum and lead to search stagnation, linear programming model and branch-and-bound method can ensure the correct search direction, quickly search the results which are obviously better than the heuristic algorithm and have the ability to guarantee the optimal solution.
【技术实现步骤摘要】
一种噪声感知的片上时钟域控制序列设计方法
本专利技术涉及片上电源分配网络的噪声分析,片上多时钟域开关操作的高效分析以及规划,适用于电源网络的降噪和移动设备的高性能低功耗设计。
技术介绍
对于移动设备唤醒、来电、消息通知等大量突发式的任务请求,常常使得设备芯片从低功耗睡眠模式快速切换到高速高性能的工作模式,此类操作通常会在移动设备芯片电源分配网络(PDN)上引起急剧的电流变化,从而导致电源噪声,对芯片的低功耗以及性能设计造成严重影响。针对引起这种噪声的原因,我们重点对芯片电源管理策略和电压状态两方面进行了分析研究,为芯片资源调度操作设计了一种特定的操作序列,显著地降低了采用这种序列的系统在工作时所遭遇的电源噪声。本设计的技术背景主要包括两方面:1)基于SPICE等仿真器对PDN建立的精确电路模型,让我们能够得到足够的PDN时域、频域特性参数。通过这些时域和频域的电学特性参数,使得我们能够对执行时钟域关闭和打开等片上系统控制所引起的芯片状态改变作出快速、准确的预测和模拟,并在这一基础上对这些系统控制作出特定的优化设计,以满足特定的设计的性能和指标需要。2)现代的高性能系统芯片上通常包含时钟网络包含多个时钟域,这些时钟域可以分别独立处于开启或关闭状态,以在应对不同的任务需求时获得更好的灵活性,提高芯片资源的利用。一个系统芯片的工作伴随大量的睡眠状态唤醒或者从工作状态转为睡眠状态等操作,而这一系列的操作,存在着一个最优的调度顺序使得它在PDN上所引起的噪声叠加最小。对于此类组合优化问题,在相似问题的研究中,通常主要使用动态规划、启发式算法等方法对这一问题进行求解。 ...
【技术保护点】
1.一种噪声感知的片上时钟域控制序列设计方法,其特征在于,该方法包括以下步骤:1)获取片上电路开关操作的电源噪声单位响应;2)依据步骤1)获取的电源噪声单位响应建立0/1混合线性规划求解模型,具体为:记规划时间为M、规划数量为N、各时钟域所对应的电流幅值向量a1×N=[a1,a2,…,aN],由于开关片上各个时钟域电路所引入的电流幅值各不相同,所以将时钟域i所引入的突入电流模拟为aiIs(t),Is(t)为t时刻的单位梯形脉冲,由于不同幅值的电流引起不同的电压响应,时钟域i对应的电源噪声响应为
【技术特征摘要】
1.一种噪声感知的片上时钟域控制序列设计方法,其特征在于,该方法包括以下步骤:1)获取片上电路开关操作的电源噪声单位响应;2)依据步骤1)获取的电源噪声单位响应建立0/1混合线性规划求解模型,具体为:记规划时间为M、规划数量为N、各时钟域所对应的电流幅值向量a1×N=[a1,a2,…,aN],由于开关片上各个时钟域电路所引入的电流幅值各不相同,所以将时钟域i所引入的突入电流模拟为aiIs(t),Is(t)为t时刻的单位梯形脉冲,由于不同幅值的电流引起不同的电压响应,时钟域i对应的电源噪声响应为hPDN(t)为电源分配网络的冲激响应,总噪声响应为St=[t0t1…tN]表示规划后各个时钟域电路的开关时间;定义不等式约束矩阵A:其中,runit,j=runit(jΔt),j=1,2,..n;n为采样点数;Δt为单位时钟周期;定义二维0/1决策矩阵XN×M:xij=1表示在j时刻引入时钟域i的突入电流aiIs(t),xij=0则表示在j时刻不采取任何操作;定义约束以保证每个周期至多只有一个时钟域引入电流;定义约束以保证每个时钟域的突入电流被引入且只被引入一次;整个0/1混合线性规划求解模型为:Minimize:vmaxS.T.-vmax≤ATXN×MTa1×NT≤vmaxxij∈{0,1}其中vmax为vtotal(t,St)的最大值;3)通过确定上下界的方式减少线性规划约束中的冗余约束,提高线性规划的求解性能,具体为:3.1)由于电源噪声响应的波形特征,第一个被引入的噪声波形无法被其他噪声波形所减弱,所以确定幅值最小的突入电流所引起噪声响应的最大值为此优化的下界LowerBound:LowerBound=min(ai)*max(runit(t))3.2)通过填零的方式将向量a1×N延长为a1×M,分别降序排列向量a1×MT、矩阵AT的...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。