当前位置: 首页 > 专利查询>浙江大学专利>正文

一种噪声感知的片上时钟域控制序列设计方法技术

技术编号:19009342 阅读:9 留言:0更新日期:2018-09-22 09:11
本发明专利技术公开了一种噪声感知的片上时钟域控制序列设计方法,涉及片上电源分配网络的噪声分析及片上多时钟域开关操作的高效分析以及规划;通过将相关的问题定义为混合型0/1线性规划模型,并改进分支界限法联合启发式算法求解;而对于启发式算法存在难以对所得规划结果进行评估的问题,线性规划的方法通过建立并求解对偶问题,可准确评估当前所得解与最优解间的距离,并以此准确评估所得解的优化程度,且具备搜索获得最优解的能力;而对于启发式算法容易陷入局部最优导致搜索停滞的问题,使用线性规划模型并利用分支界限法求解能够保证正确的搜索方向,迅速搜索到明显优于启发式算法的结果且具备保证最优解的能力。

A noise aware design method for on-chip clock domain control sequences

The invention discloses a noise-aware on-chip clock-domain control sequence design method, which involves noise analysis of on-chip power distribution networks and efficient analysis and planning of on-chip multi-clock-domain switch operation; defines the related problems as a hybrid 0/1 linear programming model, and improves the branch-and-bound method joint heuristic calculation. For the problem that it is difficult to evaluate the results of the heuristic algorithm, the method of linear programming can accurately evaluate the distance between the current solution and the optimal solution by establishing and solving the dual problem, and can accurately evaluate the degree of optimization of the solution, and has the ability to search for the optimal solution. For the problem that the heuristic algorithm is easy to fall into local optimum and lead to search stagnation, linear programming model and branch-and-bound method can ensure the correct search direction, quickly search the results which are obviously better than the heuristic algorithm and have the ability to guarantee the optimal solution.

【技术实现步骤摘要】
一种噪声感知的片上时钟域控制序列设计方法
本专利技术涉及片上电源分配网络的噪声分析,片上多时钟域开关操作的高效分析以及规划,适用于电源网络的降噪和移动设备的高性能低功耗设计。
技术介绍
对于移动设备唤醒、来电、消息通知等大量突发式的任务请求,常常使得设备芯片从低功耗睡眠模式快速切换到高速高性能的工作模式,此类操作通常会在移动设备芯片电源分配网络(PDN)上引起急剧的电流变化,从而导致电源噪声,对芯片的低功耗以及性能设计造成严重影响。针对引起这种噪声的原因,我们重点对芯片电源管理策略和电压状态两方面进行了分析研究,为芯片资源调度操作设计了一种特定的操作序列,显著地降低了采用这种序列的系统在工作时所遭遇的电源噪声。本设计的技术背景主要包括两方面:1)基于SPICE等仿真器对PDN建立的精确电路模型,让我们能够得到足够的PDN时域、频域特性参数。通过这些时域和频域的电学特性参数,使得我们能够对执行时钟域关闭和打开等片上系统控制所引起的芯片状态改变作出快速、准确的预测和模拟,并在这一基础上对这些系统控制作出特定的优化设计,以满足特定的设计的性能和指标需要。2)现代的高性能系统芯片上通常包含时钟网络包含多个时钟域,这些时钟域可以分别独立处于开启或关闭状态,以在应对不同的任务需求时获得更好的灵活性,提高芯片资源的利用。一个系统芯片的工作伴随大量的睡眠状态唤醒或者从工作状态转为睡眠状态等操作,而这一系列的操作,存在着一个最优的调度顺序使得它在PDN上所引起的噪声叠加最小。对于此类组合优化问题,在相似问题的研究中,通常主要使用动态规划、启发式算法等方法对这一问题进行求解。而针对本设计的目标问题的结构特点和规模问题,动态规划等算法在解决此问题上难以获得很好的效率提升。而对于启发式的搜索算法,其相对随机的搜索过程难以保证其在搜索更好答案时的效率,以及在使用此类算法时设计者难以对所获得的结果的优化程度进行一个较为准确的评估,且此类算法存在容易陷入局部最优的问题,难以满足本设计的要求。非专利文献1(W.Lam,et.al."Clockschedulingforpowersupplynoisesuppressionusinggeneticalgorithmwithselectivegenetherapy."Proc.ISQED,2003.)中所提出的随机式搜索算法,由于搜索方向整体随机,使其稳定性低且搜索效率低下,通常出现分配很长的搜索时间却无法获得与之匹配的的较好的搜索结果。非专利文献2(Y.Kim,et.al."PowerSupplyNoiseReductionbyClockSchedulingwithGate-LevelCurrentWaveformEstimation."Proc.InternationalSoCDesign,2008.)中所提出的利用启发式算法的模型,有在搜索速度慢,容易陷入局部最优等缺点。非专利文献3(H.Jiang,et.al."Powergatingschedulingforpower/groundnoisereduction."Proc.DAC,2008.)中所提出的利用三角波近似电压降落并用遗传算法进行噪声优化的方法存在建模复杂、精度不足、难以对结果优化程度进行评估等问题。
技术实现思路
本专利技术针对现有技术的不足,提供一种噪声感知的片上时钟域控制序列设计方法。本专利技术所提出的技术方案对片上多时钟域控制序列的优化分为两步:1)对于片上多时钟域的分别开关引起片上电源网噪声的快速分析。借助片上电源网的线性时不变特性以及冲击响应的概念,我们提出了基于梯形脉冲的电源网分析技术。我们以一系列不同幅值和延时的梯形脉冲:来近似控制时钟域所引起的突入电流,并通过所需分析电源网的阻抗信息计算其冲激响应hPDN(t),冲激响应hPDN(t)与单个突入电流It(t-ti)的卷积:结果即为单个突入电流所引起的电源噪声,考虑公式(1)中多个不同时间以及幅度的突入电流总电源噪声响应则为:而利用片上电源传递网路的线性时不变性,总电压噪声响应可以通过公式(2)中单个响应的平移和幅度调整得到,大大减少计算总噪声波形的计算量,因此改写公式(3)为:向量a1×N为对应时刻的电流幅度。此时的响应即可用作评估一组操作序列的优化程度。而相较于使用简单的三角波对电压降落进行近似,以此方法进行电压降落的评估所得波形更为精确。2)对一系列时钟域的操作进行合理的规划。对时钟序列的优化问题可以被描述为:在一定时间范围0≤ti≤M内找到一组时间信息和一组对应的幅度信息a1×N=[a1a2…aN]使得噪声响应R(t,St)的最大值最小,即求解:在本设计中,我们利用已知时间信息M、空间数量N、对应电流幅度向量a1×N以及噪声响应R(t)定义0/1混合线性规划的数学模型,并通过相关搜索算法在满足特定约束条件的解集合中搜索达到要求的规划决策,最终得到对应的最优时钟域控制方案。本专利技术的有益效果是:针对参考文献中已有技术方法的不足,提出了通过将相关的问题定义为混合型0/1线性规划模型,并改进分支界限法联合启发式算法求解。而对于启发式算法存在难以对所得规划结果进行评估的问题,线性规划的方法通过建立并求解对偶问题,可以准确评估当前所得解与最优解间的距离,并以此准确评估所得解的优化程度,且具备搜索获得最优解的能力。而对于启发式算法容易陷入局部最优导致搜索停滞的问题,使用线性规划模型并利用分支界限法求解能够保证正确的搜索方向,迅速搜索到明显优于启发式算法的结果且具备保证最优解的能力,搜索速度与最终优化结果两方面都明显优于遗传算法等启发式算法。且通过仿真实验,线性规划模型的优越性得到证明。尽管对比启发式算法多项式时间的计算复杂度,在搜索规模急剧增大的情况下,通过线性规划模型搜索到最优解可能耗费较长时间,但通过实际实验我们发现,在搜索规模增大的情况下,本设计采用的模型以及算法依然能够较启发式算法获得更好的效率以及结果。附图说明图1是本专利技术的实现总流程图;图2是本专利技术的优化过程仿真说明;图3是本专利技术的仿真优化搜索过程示例;图4是本专利技术的仿真结果展示。具体实施方式参照流程图1,本专利技术的具体实施步骤为:1)获取片上电路开关操作的电源噪声单位响应,具体包括以下子步骤:1.1)通过SPICE仿真器和PDN模型提取电源分配网络的频域阻抗参数Z(f);1.2)对所得频域阻抗参数进行插值以及傅里叶反变换,得到电源分配网络的时域冲激响应hPDN(t)=IFFT(Z(f));1.3)以梯形脉冲近似突入电流,计算t时刻的单位梯形脉冲Is(t)与hPDN(t)的卷积得到响应对响应r(t)作离散采样rj=r(jΔt)得到向量r=[r0r1…rn],n为采样点数,则本设计的目标为最小化向量r的最大值。2)依据步骤1)获取的电源噪声单位响应建立0/1混合线性规划求解模型,具体为:记规划时间为M、规划数量为N、各时钟域所对应的电流幅值向量a1×N=[a1,a2,…,aN],由于开关片上各个时钟域电路所引入的电流幅值各不相同,所以将时钟域i所引入的突入电流模拟为aiIs(t),Is(t)为t时刻的单位梯形脉冲,由于不同幅值的电流引起不同的电压响应,时钟域i对应的电源噪声响应为hPDN(t)为电源分配网本文档来自技高网
...
一种噪声感知的片上时钟域控制序列设计方法

【技术保护点】
1.一种噪声感知的片上时钟域控制序列设计方法,其特征在于,该方法包括以下步骤:1)获取片上电路开关操作的电源噪声单位响应;2)依据步骤1)获取的电源噪声单位响应建立0/1混合线性规划求解模型,具体为:记规划时间为M、规划数量为N、各时钟域所对应的电流幅值向量a1×N=[a1,a2,…,aN],由于开关片上各个时钟域电路所引入的电流幅值各不相同,所以将时钟域i所引入的突入电流模拟为aiIs(t),Is(t)为t时刻的单位梯形脉冲,由于不同幅值的电流引起不同的电压响应,时钟域i对应的电源噪声响应为

【技术特征摘要】
1.一种噪声感知的片上时钟域控制序列设计方法,其特征在于,该方法包括以下步骤:1)获取片上电路开关操作的电源噪声单位响应;2)依据步骤1)获取的电源噪声单位响应建立0/1混合线性规划求解模型,具体为:记规划时间为M、规划数量为N、各时钟域所对应的电流幅值向量a1×N=[a1,a2,…,aN],由于开关片上各个时钟域电路所引入的电流幅值各不相同,所以将时钟域i所引入的突入电流模拟为aiIs(t),Is(t)为t时刻的单位梯形脉冲,由于不同幅值的电流引起不同的电压响应,时钟域i对应的电源噪声响应为hPDN(t)为电源分配网络的冲激响应,总噪声响应为St=[t0t1…tN]表示规划后各个时钟域电路的开关时间;定义不等式约束矩阵A:其中,runit,j=runit(jΔt),j=1,2,..n;n为采样点数;Δt为单位时钟周期;定义二维0/1决策矩阵XN×M:xij=1表示在j时刻引入时钟域i的突入电流aiIs(t),xij=0则表示在j时刻不采取任何操作;定义约束以保证每个周期至多只有一个时钟域引入电流;定义约束以保证每个时钟域的突入电流被引入且只被引入一次;整个0/1混合线性规划求解模型为:Minimize:vmaxS.T.-vmax≤ATXN×MTa1×NT≤vmaxxij∈{0,1}其中vmax为vtotal(t,St)的最大值;3)通过确定上下界的方式减少线性规划约束中的冗余约束,提高线性规划的求解性能,具体为:3.1)由于电源噪声响应的波形特征,第一个被引入的噪声波形无法被其他噪声波形所减弱,所以确定幅值最小的突入电流所引起噪声响应的最大值为此优化的下界LowerBound:LowerBound=min(ai)*max(runit(t))3.2)通过填零的方式将向量a1×N延长为a1×M,分别降序排列向量a1×MT、矩阵AT的...

【专利技术属性】
技术研发人员:卓成骆少衡
申请(专利权)人:浙江大学
类型:发明
国别省市:浙江,33

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1