用于配置和重新配置部分重新配置区域的方法和装置制造方法及图纸

本申请公开一种用于配置和重新配置配置移位寄存器(CSR)部分重新配置区域的集成电路。该集成电路包括被划分成一组CSR部分重新配置区域的CSR链。多路复用器电路被添加到每个PR区域的端部以允许PR区域被绕开或者连接到下一个PR区域。每个PR区域被连接到促进相应PR区域的CSR配置的PR电路。PR电路包括区域启动电路和区域控制电路。区域启动电路启动CSR PR区域的配置。区域控制电路生成局部重新配置控制信号以控制启动的CSR PR区域的配置操作。

Method and device for configuring and reconfiguring partial reconfiguration area

This application discloses an integrated circuit for configuring and reconfiguring a partially reconfigured area of a shift register (CSR). The integrated circuit includes a CSR chain that is partitioned into a set of CSR parts to reconfigure the region. The multiplexer circuit is added to the end of each PR region to allow the PR region to be bypassed or connected to the next PR region. Each PR area is connected to the PR circuit that promotes the CSR configuration of the corresponding PR area. The PR circuit includes a regional start circuit and a regional control circuit. The area start circuit starts the configuration of the CSR PR area. The region control circuit generates a local reconfiguration control signal to control the configuration operation of the CSR PR region started.

【技术实现步骤摘要】
用于配置和重新配置部分重新配置区域的方法和装置本申请是2016年5月20日提交的名称为“用于配置和重新配置部分重新配置区域的方法和装置”的中国专利申请201610338070.7的分案申请。本申请要求2015年5月28日提交的美国专利申请No.14/723,876的优先权，其全部内容以引用方式并入本文。
技术介绍
在复杂的嵌入式系统中常常包括诸如可编程逻辑器件(PLD)这样的可重新配置的集成电路器件。PLD通常由很多有时被称为逻辑阵列块(LAB)或可配置的逻辑块(CLB)的逻辑元件组成，这些块有时被称为逻辑元件。此类逻辑元件可以包括：查找表(LUT)或乘积项、进位输出链、寄存器和其它元件。多个逻辑元件或LAB可以被连接到水平和垂直导线，水平和垂直导线延伸PLD的核心逻辑区域的长度，并且连接到输入-输出(IO)和外围块。随着器件容量和复杂性增加，部分重新配置已经变成PLD中重要的特征。缩短配置时间以更快地改进PLD的需求以及重新配置运行中的PLD以减少或消除系统停机时间的需求推动此类特征。一般来说，PLD配置可以包括核心逻辑配置和IO配置。一般来说，由于配置元件和结构的差异，所以IO配置与核心逻辑配置不同。例如，IO配置可以包括一组串联连接的配置移位寄存器(总体被称为配置移位寄存器链)。然而，配置移位寄存器仅能够以常规完整器件配置或重新配置进行完整地配置(例如，以与PLD的核心逻辑区域相同的方式进行配置)。因此，重新配置配置移位寄存器的任何部分可能需要将PLD断电(或者以其它方式使其停用或使其处于挂起状态)。结果，每次PLD的配置可能需要从头重新开始，这费力并且费时。
技术实现思路
根据本专利技术，提供用于配置和重新配置集成电路的部分重新配置区域的装置和方法。应当理解，能够以诸如过程、装置、系统或器件这样的很多方式实施本专利技术。下面描述了本专利技术的几个创造性实施例。公开一种集成电路。该集成电路包括一组串联连接的配置寄存器以形成配置移位寄存器(CSR)。一组CSR可以被划分成预定数量的CSR部分重新配置区域，其中每个CSR部分重新配置区域连接到部分重新配置(PR)电路。每个PR电路包括区域启动电路和区域控制电路。所述区域启动电路可以接收PR电路启动数据，并且基于所述PR电路启动数据，选择性地启动连接到所述PR电路的所述CSR部分重新配置区域的重新配置。因此，所述区域控制电路可以接收全局配置控制信号，并且当所述区域启动电路启动所述CSR部分重新配置区域的所述重新配置时生成选择性地启动CSR数据的局部重新配置控制信号。当所述CRS部分重新配置区域的所述重新配置被启动时，所生成的局部重新配置控制信号可以被用于选择性地使得CSR数据能够被写入到所述CSR部分重新配置区域中。还公开一种配置集成电路的方法。所述方法包括用配置移位寄存器(CSR)部分重新配置区域接收输入-输出(IO)信号。在接收所述IO信号之前，使用部分重新配置(PR)电路接收配置数据，以基于所述配置数据确定所述CSR部分重新配置区域的状态。通过确定所述PR区域的配置数据部分是否存在于所述配置数据中，确定所述CSR部分重新配置区域的状态。随后，基于所述部分重新配置电路的所述状态，所述PR电路可以选择性地启动使用所述IO信号的信号移位功能。所述信号移位功能选择性地启动所述CSR部分重新配置区域。公开一种重新配置集成电路的配置移位寄存器(CSR)部分重新配置区域的方法。所述方法包括用连接到所述CSR部分重新配置区域的部分重新配置(PR电路)接收配置数据。所述PR电路可以接收全局配置控制信号。通过确定所述CSR部分重新配置区域的配置数据部分是否存在于输入配置数据中，所述PR电路可以确定所述CSR部分重新配置电路是否被启动。当所述部分重新配置电路的所述配置数据部分存在于所述配置数据中时，所述PR电路可以基于所述配置数据部分生成局部重新配置控制信号以促进所述CSR部分重新配置区域的重新配置。从附图和优选实施例的以下详细描述，本专利技术的进一步特征、它的本质和各种优势将更显而易见。附图说明图1是根据本专利技术的实施例的例示性可编程集成电路的图。图2是根据本专利技术的实施例可以被用于实施基于计算机的软件工具的例示性计算机设备的框图。图3是根据本专利技术的实施例具有配置移位寄存器链的例示性集成电路。图4是根据本专利技术的实施例耦接到部分重新配置区域的部分重新配置电路的例示性电路图。图5示出根据本专利技术的实施例用于能够被载入到可编程集成电路中的配置比特流的例示性比特流格式。图6示出根据本专利技术的实施例的另一个例示性配置比特流格式。图7是根据本专利技术的实施例示出部分重新配置电路的完整和初始部分配置移位寄存器(CSR)配置的输出的例示性时序图。图8是根据本专利技术的实施例示出部分重新配置电路的部分配置移位寄存器(CSR)重新配置的输出的例示性时序图。图9是根据本专利技术的实施例用于重新配置部分重新配置电路的例示性步骤的流程图。具体实施方式本文所提供的实施例包括集成电路结构和用于配置和重新配置集成电路的部分重新配置区域的方法。然而，显而易见的是，对于本领域中的技术人员来说，没有这些具体细节中的一些或全部也可以实践本示例性实施例。在其它情况下，为了避免不必要地混淆本实施例，未详细描述众所周知的操作。图1是根据本专利技术的实施例的例示性的集成电路10的图示。集成电路10具有用于驱动信号离开集成电路10且用于经由IO引脚14从其它电路或器件接收信号的输入-输出(IO)电路12。互连资源16诸如全局和局部垂直和水平导电线和总线可以被用于在集成电路10上路由信号。互连资源16包括固定的互连(导电线)和可编程的互连(例如，在相应的固定的互连之间的可编程连接)。与互连资源16相关联的可编程的互连可以被认为是可编程逻辑区域18的一部分。可以使用互补金属氧化物半导体(CMOS)集成电路技术(作为示例)形成存储器元件20。在可编程逻辑器件的情况下，存储器元件20可以储存配置数据，并且因此有时被称为配置随机存取存储器(CRAM)单元。一般来说，可以以阵列模式布置配置随机存取存储器元件20。在可编程逻辑器件中，在单个器件上可以有数百万个存储器元件20。在编程操作期间，用户(例如，逻辑设计师)可以为存储器元件的阵列提供配置数据。一旦加载有配置数据，存储器元件20就可以选择性地控制(例如，打开或关闭)可编程逻辑区域18中的电路的部分，并且从而根据需要定制它的功能。可以使用任何合适的架构组织集成电路10的电路。例如，可编程逻辑区域18可以被组织为较大的可编程逻辑区域的一系列的行和列，每个较大的可编程逻辑区域包含多个较小的区域。较大的区域有时被称为逻辑阵列块。较小的逻辑区域有时被称为逻辑元件。典型的逻辑元件可以包含查找表、寄存器和可编程的多路复用器。如果需要，可编程逻辑区域18可以被布置在更多级或层中，其中多个大的区域被互连以形成更大的逻辑部分。当存储器元件20被布置成阵列时，水平和垂直导线和相关联的控制电路可以被用于访问存储器元件20。例如，控制电路可以被用于清除全部或一些存储器元件。控制电路还可以将数据写到存储器元件20，并且可以从存储器元件20读数据。例如，在CRAM阵列中，存储器元件20可以加载有配置数据。然后，在系统中的正常操作期间，在使本文档来自技高网...

【技术保护点】
1.一种集成电路，所述集成电路包括：可编程的现场可编程门阵列电路即FPGA电路的第一区域，所述第一区域被配置为在第一时间经由部分重新配置被重新配置；可编程的FPGA电路的第二区域，所述第二区域被配置为在所述第一时间经由所述部分重新配置不被重新配置；去耦器电路，其经由信号线将所述第一区域连接到所述第二区域，其中所述去耦器电路被配置为经由所述信号线选择性地将所述第二区域去耦接或者耦接到所述第一区域；以及部分重新配置控制器电路，其被配置为控制所述去耦器电路。

【技术特征摘要】
2015.05.28 US 14/723,8761.一种集成电路，所述集成电路包括：可编程的现场可编程门阵列电路即FPGA电路的第一区域，所述第一区域被配置为在第一时间经由部分重新配置被重新配置；可编程的FPGA电路的第二区域，所述第二区域被配置为在所述第一时间经由所述部分重新配置不被重新配置；去耦器电路，其经由信号线将所述第一区域连接到所述第二区域，其中所述去耦器电路被配置为经由所述信号线选择性地将所述第二区域去耦接或者耦接到所述第一区域；以及部分重新配置控制器电路，其被配置为控制所述去耦器电路。2.根据权利要求1所述的集成电路，其中所述部分重新配置控制器电路被配置为至少部分基于来自一个或更多串联连接的寄存器的输出来控制所述去耦器电路。3.根据权利要求1所述的集成电路，其中所述部分重新配置控制器电路包括被配置为响应至少一个硬件或软件触发器的逻辑电路，其中触发器是被有效或无效以执行所述部分重新配置的信号。4.根据权利要求1所述的集成电路，其中所述第一区域被配置为耦接到输入/输出电路。5.根据权利要求4所述的集成电路，其中通过所述第一区域的所述部分重新配置，所述输入/输出电路的操作被配置以改变。6.根据权利要求1所述的集成电路，其中所述部分重新配置控制器电路被配置为传输一个或更多局部重新配置控制信号以控制所述第一区域的重新配置操作。7.根据权利要求6所述的集成电路，其中所述重新配置操作包括以下中的至少一个：将所述第一区域与输入/输出电路隔离；以及通过一个或更多配置移位寄存器管理重新配置数据的传输。8.根据权利要求6所述的集成电路，其中所述一个或更多局部重新配置控制信号源自作为控制信号传输到所述去耦器电路的公共信号。9.一种系统，其包括：布置在集成电路上的可编程的现场可编程门阵列电路即FPGA电路；处理器，其被配置为从所述可编程的FPGA电路接收数据并且处理数据；可编程的FPGA电路的第一区域；可编程的FPGA电路的第二区域；部分重新配置控制器电路，其被配置为基于控制信号选择性地禁用或启用要从所述第一区域提供到所述第二区域的部分重新配置数据，其中所述部分重新配置控制器电路被配置为选择性地传输所述控制信号；以及去耦器电路，其被配置为：从所述部分重新配置控制器电路接收所述控制信号；和禁用或启用所述去耦器电路，使得所述部分重新配置数据从所述第一区域被传输到或者不被传输到所述第二区域。10....

【专利技术属性】
技术研发人员：P·肖，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：美国,US