一种自唤醒的I制造技术

本发明专利技术涉及电子技术领域，尤其涉及一种自唤醒的I2C通讯架构系统，包括：OSC电路，第一使能端与一使能信号连接，于使能信号为一第一脉冲信号作用下启动OSC电路输出CLK信号，或于使能信号为一第二脉冲信号作用下关闭OSC电路；I2C协议电路，于使能信号为第一脉冲信号的作用下启动I2C协议电路，或于使能信号为第二脉冲信号作用下关闭I2C协议电路；自检测电路，与I2C协议电路的串行时钟线信号端及串行数据线信号端连接，用于产生使能信号。本发明专利技术通过增加一个自检测电路实现I2C通讯的实时唤醒和休眠，在休眠时数字电路保持关闭状态，节省大量不必要的能量损失。

A self awakening I

The invention relates to the field of electronic technology, in particular to a self-awakening I2C communication architecture system, including: an OSC circuit, a first enabler connected to an enabled signal, an OSC circuit output CLK signal under the action of an enabled signal being a first pulse signal, or an enabled signal being a second pulse signal to turn off the OSC electricity. I2C protocol circuit, which starts the I2C protocol circuit under the action of the enable signal as the first pulse signal, or closes the I2C protocol circuit under the action of the enable signal as the second pulse signal; the self-detection circuit is connected with the serial clock line signal terminal and the serial data line signal terminal of the I2C protocol circuit for generating the enable signal. The invention realizes the real-time wake-up and dormancy of I2C communication by adding a self-detecting circuit, and keeps the digital circuit in a closed state during dormancy, thereby saving a large amount of unnecessary energy loss.

【技术实现步骤摘要】
一种自唤醒的I2C通讯架构系统
本专利技术涉及电子
，尤其涉及一种I2C通讯架构系统。
技术介绍
I2C(Inter-IntegratedCircuit)协议是最先由philip公司提出的板级通讯协议，目前广泛应用于芯片之间的信息交互和控制，使用范围非常广。在I2C架构中，如图1所示的网络架构中，主机和从机共享一条I2C总线，SCL(SerialClockLine，串行时钟线)、SDA(SerialDataLine，串行数据线)分别通过上拉电阻上拉到公共电平，所有器件通过OD(OpenDrain，漏极开路)驱动I2C总线，并按照一定的协议实现数据的交互和控制，是个非常高效且应用广泛的总线协议。传统的I2C协议电路中，参照图2，I2C信号以“start”和“stop”结构作为协议传输起始和结束标志，中间按照协议通过SDA和SCL的时序关系传输信息。由于所有芯片共用一条总线，相互之间不知道其他芯片何时会开启通讯，因此总线上的所有芯片必须通过数字电路不停检测总线上是否有通讯请求，这同时也需要芯片内部无时无刻都要有个高速时钟电路在工作，以满足通讯的及时性和有效性，消耗了大量不必要的静态功耗。
技术实现思路
针对现有技术的I2C协议电路需要不停检测总线信号，静态功耗很大的问题，本专利技术提供了一种自唤醒的I2C通讯架构系统，具体方案如下：一种自唤醒的I2C通讯架构系统，包括：OSC电路，设有第一使能端和时钟输出端，所述第一使能端与一使能信号连接，于所述使能信号为一第一脉冲信号作用下启动所述OSC电路自所述时钟输出端输出CLK信号，或于所述使能信号为一第二脉冲信号作用下关闭所述OSC电路；I2C协议电路，设有第二使能端、时钟信号端、串行时钟线信号端、串行数据线信号端，所述时钟信号端与所述OSC电路的时钟输出端连接，所述第二使能端与所述使能信号连接，于所述使能信号为所述第一脉冲信号的作用下启动所述I2C协议电路，或于所述使能信号为所述第二脉冲信号作用下关闭所述I2C协议电路；自检测电路，与所述I2C协议电路的串行时钟线信号端及串行数据线信号端连接，用于产生所述使能信号。本专利技术的I2C通讯架构系统，所述自检测电路包括第一检测部，所述第一检测部依据所述串行时钟线信号端的信号为高电平及所述串行数据线信号端的信号为下降沿时产生一高脉冲信号作为开始信号。本专利技术的I2C通讯架构系统，所述自检测电路包括第二检测部，所述第二检测部依据所述串行时钟线信号端的信号为高电平及所述串行数据线信号端的信号为上升沿时产生一高脉冲信号作为结束信号。本专利技术的I2C通讯架构系统，所述自检测电路包括第三检测部，所述第三检测部依据所述串行时钟线信号端及及所述串行数据线信号端同时为低电平信号且超过设定时间阈值时，产生一高脉冲信号作为故障信号。本专利技术的I2C通讯架构系统，所述第一检测部包括：第一反相器，设有输入端和输出端，所述输入端与所述串行数据线信号端连接；第一D锁存器，设有第一数据信号端、第一D锁存器使能端、第一复位输入端、第一信号输出端，所述第一数据信号端与所述串行时钟线信号端连接，所述第一D锁存器使能端与所述第一反相器的输出端连接，所述第一复位输入端连接一复位信号；第一单稳态触发器，设有第一触发信号输入端和第一脉冲信号输出端，所述第一触发信号输入端与所述第一D锁存器的所述第一信号输出端连接，所述第一脉冲信号输出端输出所述开始信号。本专利技术的I2C通讯架构系统，所述第二检测部包括：第二D锁存器，设有第二数据信号端、第二D锁存器使能端、第二复位输入端、第二信号输出端，所述第二数据信号端与所述串行时钟线信号端连接，所述第二D锁存器使能端与所述串行数据线信号端连接，所述第二复位输入端连接一复位信号；第二单稳态触发器，设有第二触发信号输入端和第二脉冲信号输出端，所述第二触发信号输入端与所述第二D锁存器的所述第二信号输出端连接，所述第二脉冲信号输出端输出所述结束信号。本专利技术的I2C通讯架构系统，所述自检测电路包括使能信号产生部，依据所述开始信号、所述结束信号、所述故障信号产生所述使能信号。本专利技术的I2C通讯架构系统，所述使能信号产生部于存在所述开始信号时，输出一高电平信号作为所述使能信号，启动所述OSC电路及所述I2C协议电路；或，所述使能信号产生部于存在所述结束信号时，输出一低电平信号作为所述使能信号，关闭所述OSC电路及所述I2C协议电路；或，所述使能信号产生部于存在所述故障信号时，输出一低电平信号作为所述使能信号，关闭所述OSC电路及所述I2C协议电路。本专利技术的I2C通讯架构系统，所述使能信号产生部采用RS锁存器，所述RS锁存器包括：第一与非门，设有第一输入端、第二输入端、第一输出端，所述第一输入端与所述开始信号连接；第二与非门，设有第三输入端、第四输入端、第五输入端、第二输出端，所述第三输入端连接连接所述第一输出端，所述第四输入端连接所述故障信号，所述第五输入端连接连接所述结束信号，所述第二输出端连接所述第一与非门的所述第二输入端；第一或非门，设有第六输入端，第七输入端，第三输出端，所述第六输入端连接所述第一与非门的所述第一输出端，所述第七输入端连接一高电平信号，所述第三输出端输出所述使能信号。本专利技术的I2C通讯架构系统，所述设定时间阈值不少于500ms。有益效果：本专利技术通过增加一个自检测电路实现I2C通讯的实时唤醒和休眠，在休眠时数字电路保持关闭状态，节省大量不必要的能量损失。附图说明图1为现有技术的I2C网络架构示意图；图2为现有技术的SDA和SCL的时序关系图；图3为本专利技术的系统结构示意图；图4为本专利技术的第一检测部的一种具体实施例示意图；图5为本专利技术的第二检测部的一种具体实施例示意图；图6为本专利技术的使能信号产生部的一种具体实施例示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。图2所示的I2C总线的数据传输时序图中，示出了识别启动或重启动条件(RecognizeSTARTorREPEATEDSTARTCondition)，产生ACK应答信号(GenerateACKNOWLEDGESignal)，从设备的ACK应答信号(AcknowledgementSignalFromSlave)，识别结束信号或重启动条件(RecognizeStoporRepeatedSTARTCondition)，为处理终端而拉低SCL插入等待时间(ClockLineHeldLowWhileInterruptsareServiced)。参照图3，一种自唤醒的I2C通讯架构系统，包括：OSC电路1，设有第一使能端和时钟输出端，第一使能端与一使能信号EN_digi连接，于使能信号EN_digi为一第一脉冲信号作用下启动OSC电路1自时钟输出端输出CLK信号，或于使能信号EN_digi为一第二脉冲信号作用下本文档来自技高网...

【技术保护点】
1.一种自唤醒的I2C通讯架构系统，其特征在于，包括：OSC电路，设有第一使能端和时钟输出端，所述第一使能端与一使能信号连接，于所述使能信号为一第一脉冲信号作用下启动所述OSC电路自所述时钟输出端输出CLK信号，或于所述使能信号为一第二脉冲信号作用下关闭所述OSC电路；I2C协议电路，设有第二使能端、时钟信号端、串行时钟线信号端、串行数据线信号端，所述时钟信号端与所述OSC电路的时钟输出端连接，所述第二使能端与所述使能信号连接，于所述使能信号为所述第一脉冲信号的作用下启动所述I2C协议电路，或于所述使能信号为所述第二脉冲信号作用下关闭所述I2C协议电路；自检测电路，与所述I2C协议电路的串行时钟线信号端及串行数据线信号端连接，用于产生所述使能信号。

【技术特征摘要】
1.一种自唤醒的I2C通讯架构系统，其特征在于，包括：OSC电路，设有第一使能端和时钟输出端，所述第一使能端与一使能信号连接，于所述使能信号为一第一脉冲信号作用下启动所述OSC电路自所述时钟输出端输出CLK信号，或于所述使能信号为一第二脉冲信号作用下关闭所述OSC电路；I2C协议电路，设有第二使能端、时钟信号端、串行时钟线信号端、串行数据线信号端，所述时钟信号端与所述OSC电路的时钟输出端连接，所述第二使能端与所述使能信号连接，于所述使能信号为所述第一脉冲信号的作用下启动所述I2C协议电路，或于所述使能信号为所述第二脉冲信号作用下关闭所述I2C协议电路；自检测电路，与所述I2C协议电路的串行时钟线信号端及串行数据线信号端连接，用于产生所述使能信号。2.根据权利要求1所述的I2C通讯架构系统，其特征在于，所述自检测电路包括第一检测部，所述第一检测部依据所述串行时钟线信号端的信号为高电平及所述串行数据线信号端的信号为下降沿时产生一高脉冲信号作为开始信号。3.根据权利要求2所述的I2C通讯架构系统，其特征在于，所述自检测电路包括第二检测部，所述第二检测部依据所述串行时钟线信号端的信号为高电平及所述串行数据线信号端的信号为上升沿时产生一高脉冲信号作为结束信号。4.根据权利要求3所述的I2C通讯架构系统，其特征在于，所述自检测电路包括第三检测部，所述第三检测部依据所述串行时钟线信号端及及所述串行数据线信号端同时为低电平信号且超过设定时间阈值时，产生一高脉冲信号作为故障信号。5.根据权利要求2所述的I2C通讯架构系统，其特征在于，所述第一检测部包括：第一反相器，设有输入端和输出端，所述输入端与所述串行数据线信号端连接；第一D锁存器，设有第一数据信号端、第一D锁存器使能端、第一复位输入端、第一信号输出端，所述第一数据信号端与所述串行时钟线信号端连接，所述第一D锁存器使能端与所述第一反相器的输出端连接，所述第一复位输入端连接一复位信号；第一单稳态触发器，设有第一触发信号输入端和第一脉冲信号输出端，所述第一触发信号输入端与所述第一D锁存器的所...

【专利技术属性】
技术研发人员：肖晗，符志岗，冯伟平，袁琼，虞翔，高强，欧新华，
申请(专利权)人：上海芯导电子科技有限公司，
类型：发明
国别省市：上海,31