一种获取ICI影响因子及提升纠错能力的方法技术

本发明专利技术公开了一种获取ICI影响因子及提升纠错能力的方法，其特征在于根据试验预先获得相邻的干扰存储单元存储不同数据对存储单元Cell影响程度，通过读取存储单元Cell的干扰存储单元实际写入的数据，分别获得各个干扰存储单元的子影响因子，最后进行叠加获得最终的ICI影响因子。本发明专利技术针对NAND Flash中相邻存储单元间的串扰ICI的影响，获取ICI影响因子，并将其应用到Cell的LLR中以生成更为全面及细化的LUT表，从而提升LDPC纠错能力，从而提升NAND Flash使用寿命的方法。该方法可以解决修改阈值电压无法判断交叠部分分布的问题，并将ICI影响加以应用，提升纠错能力。

A method for acquiring ICI influence factors and improving error correction ability

The invention discloses a method for acquiring ICI influence factor and improving error correction capability, which is characterized in that the influence degree of different data stored in adjacent interference storage units on the storage unit cell is obtained in advance according to the test, and each interference storage unit is obtained by reading the data actually written by the interference storage unit of the storage unit cell. The final factor of ICI is obtained by superposing the sub influence factor of the unit. Aiming at the influence of crosstalk ICI between adjacent storage units in NAND Flash, the invention obtains the influence factor of ICI, and applies it to the LR of Cell to generate a more comprehensive and refined LUT table, thereby improving the error correction ability of LDPC, thereby improving the service life of NAND Flash. This method can solve the problem that the overlapping part distribution can not be judged by modifying the threshold voltage, and apply the influence of ICI to improve the error correction ability.

【技术实现步骤摘要】
一种获取ICI影响因子及提升纠错能力的方法
本专利技术涉及存储
，尤其涉及一种获取ICI影响因子及提升纠错能力的方法。
技术介绍
NandFlash是一种非易失性存储半导体，其通过向存储单元Cell浮栅层注入电子的方式存储数据。随着存储单元浮栅层中电子数增加，相应的电压也会逐渐增大。Flash的擦除会损坏浮栅晶体管的氧化沟道，造成电压值的波动和偏移，界面态陷阱恢复和电子的逃逸也会造成电压的降低，通常Cell电压可近似为高斯分布。将Cell电压与判断电压Vth(也称阈值电压)对比，从而可以确定其存储的数据Level。图1是两种相连存储单元电压分布示意图，其中A是理想的相邻两个存储单元的分布，两个存储单元的电压不存在重叠情况，因此取缺省的判断电压DefaultVref即可实现两个存储单元的数据判断，不会存在相互影响。但是NandFlash存储的数据会受到相邻Cell的干扰，滞留Retention特性的影响以及随机噪声干扰，造成电压分布的偏移和展宽。当部分Cell电压分布超出判断电压Vth范围就会造成误判，导致错误Bit数增加。B是相邻两个存储单元存在交叠情况的分布；但是，当相邻Level分布出现交叠时，单纯的调整判断电压，不能判定交叠处的电压分布。有针对性的偏移判断电压可以减少误判，这是当前普遍的纠错方法。LDPC(Low-densityParity-check，低密度奇偶校验)算法是一种循环迭代算法，其主要通过对每个bit进行可靠度(LogLikelihoodRatio)判断，最终生成LUT表(LookUpTable.查找表，就是每个bit都会在查找表中有自己的可靠度度量方式，用来表征对应bit是否可靠及可靠程度)，从而对读取错误的数据进行部分bit翻转迭代纠错的方式进行。其生成LUT表的过程中，所需要的中间信息称为软信息。软信息的获取，考虑到的因素越多，其信息生成越细化，LUT表越准确，从而LDPC纠错能力得以提升。
技术实现思路
针对以上缺陷，本专利技术目的在于如何获取更为详细的软信息，对LUT表细化最后实现提升LDPC纠错能力的目的。为了实现上述目的，本专利技术提供了一种获取ICI影响因子的方法，其特征在于根据试验预先获得相邻的干扰存储单元存储不同数据对存储单元Cell影响程度，通过读取存储单元Cell的干扰存储单元实际写入的数据，分别获得各个干扰存储单元的子影响因子，最后进行叠加获得最终的ICI影响因子。所述的获取ICI影响因子的方法，其特征在于仅选取对存储单元Cell影响最大的两个相邻的存储单元作为干扰存储单元，仅读取选出的两个干扰存储单元实际写入的数据，并获得两个子影响因子，将这两个子影响因子进行叠加后获得最终的ICI影响因子。所述的获取ICI影响因子的方法，其特征在于NandFlash为MLC类型，干扰存储单元存储的数据对存储单元Cell的影响按“10”>“00”>“01”>“11”从大到小进行分布；存储单元Cell[WLi，BLj]的ICI影响因子选择Cell[WLi-1，BLj]和Cell[WLi+1，BLj]两个存储单元作为干扰存储单元。一种提升纠错能力的方法，其特征在根据ICI影响因子计算LDPC算法中的可靠度LLR(LogLikelihoodRatio)及LUT表，利用LLR和LUT表进行迭代纠错；所述获取ICI影响因子根据如下方法获得，在于根据试验预先获得相邻的干扰存储单元存储不同数据对存储单元Cell影响程度，通过读取存储单元Cell的干扰存储单元实际写入的数据，分别获得各个干扰存储单元的子影响因子，最后进行叠加获得最终的ICI影响因子。所述的提升纠错能力的方法，其特征在于仅选取对存储单元Cell影响最大的两个相邻的存储单元作为干扰存储单元，仅读取选出的两个干扰存储单元实际写入的数据，并获得两个子影响因子，将这两个子影响因子进行叠加后获得最终的ICI影响因子。所述的提升纠错能力的方法，其特征在于NandFlash为MLC类型，干扰存储单元存储的数据对存储单元Cell的影响按“10”>“00”>“01”>“11”从大到小进行分布；存储单元Cell[WLi，BLj]的ICI影响因子选择Cell[WLi-1，BLj]和Cell[WLi+1，BLj]两个存储单元作为干扰存储单元。本专利技术针对NANDFlash中相邻存储单元间的串扰ICI的影响，获取ICI影响因子，并将其应用到Cell的LLR中以生成更为全面及细化的LUT表，从而提升LDPC纠错能力，从而提升NANDFlash使用寿命的方法。该方法可以解决修改阈值电压无法判断交叠部分分布的问题，并将ICI影响加以应用，提升纠错能力。附图说明图1是两种相连存储单元电压分布示意图；图2是NANDFlash存储单元的结构示意图；图3是MLCNand为例的电压分布示意图；图4是Flash相邻存储单元示意图；图5是WLi受影响的程度与其写入数据分布影响示意图；图6是WLi不同的Cell状态分别在不同的相邻WL中Cell状态下受到的影响示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。图2是NANDFlash存储单元的结构示意图，主要包括源极(Source)、漏极(Drain)、控制栅极(ControlGate)和浮栅极(FloatingGate)，其存储数据的大小通过注入电子所产生的电压大小表示。对NANDFlash的写入之前必须先对其进行擦除，擦除后浮栅极中无电子，表示为”1”，对其写入，则是根据写入的数据对浮栅层注入电子，不同的电子数量分别表示不同的数据信息。NandFlash界面态陷阱恢复和电子的脱陷过程近似服从泊松分布，因此其电压的分布可以近似为高斯分布。图3是MLCNand为例的电压分布示意图，以其中VL为LowPage判断电压，VH1和VH2为HighPage判断电压。图4是Flash相邻存储单元示意图，在NandFlash中，存在一种相邻区间干扰现象，即任意存储单元会受到相邻存储单元的串扰导致存储电荷数发生改变。中间存储单元称为被干扰存储单元VictimCell，其余周围对VictimCell产生干扰的存储单元称为干扰存储单元AggressorCell。任意一个存储单元既是VictimCell被周围存储单元干扰，也是AggressorCell干扰了其附近的存储单元。AggressorCell对VictimCell的干扰，主要是相邻的Cell间干扰较大，以图4中为例，对Cell[WLi,BLj]干扰较大的分别是Cell[WLi-1,BLj]，Cell[WLi+1,BLj]，Cell[WLi,BLj-1]和Cell[WLi,BLj+1]，其中相邻字线WL的Cell[WLi-1,BLj]，Cell[WLi+1,BLj]影响较大，此处主要考虑这两个的影响。相邻WL的AggressorCell对VictimCell的影响，主要在于本文档来自技高网...

【技术保护点】
1.一种获取ICI影响因子的方法，其特征在于根据试验预先获得相邻的干扰存储单元存储不同数据对存储单元Cell影响程度，通过读取存储单元Cell的干扰存储单元实际写入的数据，分别获得各个干扰存储单元的子影响因子，最后进行叠加获得最终的ICI影响因子。

【技术特征摘要】
1.一种获取ICI影响因子的方法，其特征在于根据试验预先获得相邻的干扰存储单元存储不同数据对存储单元Cell影响程度，通过读取存储单元Cell的干扰存储单元实际写入的数据，分别获得各个干扰存储单元的子影响因子，最后进行叠加获得最终的ICI影响因子。2.根据权利要求1所述的获取ICI影响因子的方法，其特征在于仅选取对存储单元Cell影响最大的两个相邻的存储单元作为干扰存储单元，仅读取选出的两个干扰存储单元实际写入的数据，并获得两个子影响因子，将这两个子影响因子进行叠加后获得最终的ICI影响因子。3.根据权利要求2所述的获取ICI影响因子的方法，其特征在于干扰存储单元存储的数据对存储单元Cell的影响按“10”>“00”>“01”>“11”从大到小进行分布；存储单元Cell[WLi，BLj]的ICI影响因子选择Cell[WLi-1，BLj]和Cell[WLi+1，BLj]两个存储单元作为干扰存储单元。4.一种提升纠错能力的方法，其特征在根据ICI影响因子计算LDPC算法中的可靠度LLR(LogL...

【专利技术属性】
技术研发人员：胡颖颖，
申请(专利权)人：深圳忆联信息系统有限公司，
类型：发明
国别省市：广东,44