一种降低参考电压缓冲电路功耗的方法及电路技术

一种降低参考电压缓冲电路功耗的方法及电路，所述方法包括步骤：在参考电压缓冲电路中引入可控时钟信号，控制参考电压缓冲电路的输出级电流的大小。本发明专利技术的降低参考电压缓冲电路功耗的方法及电路，能够在保证参考电压缓冲电路提供的参考电压的精度，以及参考电压的驱动力和快速建立的前提下，降低参考电压缓冲电路在整个转换过程中的平均功耗，以及降低混合信号系统的平均功耗。

Method and circuit for reducing power consumption of reference voltage buffer circuit

A method and a circuit for reducing the power consumption of a reference voltage buffer circuit include the steps of introducing a controllable clock signal into the reference voltage buffer circuit and controlling the output stage current of the reference voltage buffer circuit. The method and circuit for reducing the power consumption of the reference voltage buffer circuit can reduce the average power consumption of the reference voltage buffer circuit in the whole conversion process and reduce the mixed signal on the premise of ensuring the precision of the reference voltage provided by the reference voltage buffer circuit, as well as the driving force of the reference voltage and the fast establishment of the reference voltage. The average power consumption of the system.

【技术实现步骤摘要】
一种降低参考电压缓冲电路功耗的方法及电路
本专利技术涉及集成电路设计
，特别是涉及一种降低参考电压缓冲电路功耗的方法及电路。
技术介绍
本部分以现有技术中逐次逼近型模数转换器系统为例，说明现有技术中混合信号系统中参考电压缓冲电路的工作原理。图1为现有技术中逐次逼近型模数转换器系统的参考电压缓冲电路的工作原理图。如图1所示，现有技术中逐次逼近型模数转换器系统，包括：带隙基准电路、参考电压缓冲电路，以及逐次逼近型模数转换器电路，其中，带隙基准电路，用于为后续电路产生基准电压VBGH和VBGL，以及基准电流IBIAS_BG。但是带隙基准电路产生的基准电压没有驱动力，因此需要参考电压缓冲电路增大基准电压的驱动力和提供瞬态能力，从而为逐次逼近型模数转换器电路提供具有大驱动力和强瞬态能力的参考电压VREFH和VREFL。典型的逐次逼近型模数转换电路由采样保持电路、比较电路、逻辑控制电路、参考电压缓冲电路、锁存电路，以及去耦电容等电路模块组成。其中，采样保持电路一般由开关电容电路组成，开关电容电路中的电容阵列在逐次比较的过程中切换工作状态：存储或者释放电荷，比较结果经过逻辑控制电路置位电容阵列，并最终输出至锁存电路。由于参考电压缓冲电路需要为采样保持电路提供精准的电压源，因此在电容阵列切换工作状态的过程中，参考电压缓冲电路为采样保持电路提供的参考电压VREFH和VREFL必须具有较大电流驱动能力，并且在半个异步时钟周期内恢复至初始值，达到较高的精度建立要求。若图1中的逐次逼近型模数转换器系统为一个12bit125MSPS的逐次逼近型模数转换器，其一个未经调整的异步时钟周期为333ps，其瞬态最大驱动电流为6mA。也就是说，在高位开关电容切换时，参考电压VREFH和VREFL需要在异步时钟周期内提供6mA的瞬态驱动电流，并快速恢复至12bit精度。因此参考电压缓冲电路提供的参考电压VREFH和VREFL必须同时满足大电流驱动、短恢复稳定时间、高建立精度的要求，但是现有技术中提供高瞬态响应能力的方式是，提高参考电压缓冲电路输出级的电流从而提高压摆率，会致使参考电压缓冲电路通常消耗超过逐次逼近型模数转换器系统50%的系统功耗。
技术实现思路
为了解决现有技术存在的不足，本专利技术的目的在于提供一种降低参考电压缓冲电路功耗的方法及电路，可以降低混合信号系统中参考电压缓冲电路的功耗。为实现上述目的，本专利技术提供的参考电压缓冲电路，参考电压缓冲电路，其输入端接收前端电路产生的基准电压和基准电流，输出端为后续电路提供参考电压，其中，所述参考电压缓冲电路，其具有可控时钟信号的输入端，控制所述参考电压缓冲电路的输出级电流的大小。进一步地，所述参考电压缓冲电路，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管，以及开关元件，其中，所述第一晶体管、所述第二晶体管的栅极分别接收所述混合信号系统的基准电压；所述第一晶体管的漏极接收电源电压；所述第一晶体管的源极与所述第二晶体管的漏极相连；所述第二晶体管的源极与所述第四晶体管、所述第五晶体管的漏极相连；所述第四晶体管、所述第五晶体管的栅极通过所述开关元件相连；所述开关元件的开闭通过所述可控时钟信号进行控制；所述第四晶体管的栅极与所述第三晶体管的栅极、漏极相连，并且接收所述混合信号系统的基准电流；所述第三晶体管、所述第四晶体管、所述第五晶体管的源极分别接地。进一步地，以及模数转换器电路，其特征在于，所述参考电压缓冲电路采用权利要求1或2所述的参考电压缓冲电路。更进一步地，所述参考电压缓冲电路，其可控时钟信号与所述模数转换器电路的转换时钟信号的时钟周期相同，并且超前于所述转换时钟信号时间间隔大于等于所述模数转换器电路的基准参考电压的电压波动的恢复时间。为实现上述目的，本专利技术提供的降低参考电压缓冲电路功耗的方法，所述方法包括：在参考电压缓冲电路中引入可控时钟信号，控制参考电压缓冲电路的输出级电流的大小。进一步地，可控时钟信号通过控制开关元件的开闭，控制参考电压缓冲电路的输出级电流的大小。进一步地，参考电压缓冲电路为模数转换器电路提供参考电压：在模数转换器电路进行比较操作期间，可控时钟信号控制参考电压缓冲电路的输出级电流增加；在模数转换器电路进行采样操作期间，可控时钟信号控制参考电压缓冲电路的输出级电流降低。更进一步地，可控时钟信号与模数转换器电路的转换时钟信号的时钟周期相同，并且超前于转换时钟信号的时间间隔为大于等于模数转换器电路的基准参考电压的电压波动的恢复时间。本专利技术的降低参考电压缓冲电路功耗的方法及电路，能够在保证参考电压缓冲电路提供的参考电压的精度，以及参考电压的驱动力和快速建立的前提下，降低参考电压缓冲电路在整个转换过程中的平均功耗，以及降低混合信号系统的平均功耗。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。附图说明附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，并与本专利技术的实施例一起，用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1为现有技术中逐次逼近型模数转换器系统的参考电压缓冲电路的工作原理图；图2为根据本专利技术的逐次逼近型模数转换器系统中参考电压缓冲电路的工作原理图；图3为图2中相应电路模块中时钟信号的时序图。具体实施方式以下结合附图对本专利技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本专利技术，并不用于限定本专利技术。专利技术人经过对现有技术的分析发现，逐次逼近型模数转换器系统具有采样时驱动电流小，比较时驱动电流大的特点，因此，参考电压缓冲电路只需在电容切换过程提供大的驱动电流，而在采样过程提供固定电平驱动，从而能够通过分阶段改变参考电压缓冲电路的自身功耗的方式，在保证参考电压缓冲电路提供的参考电压的精度，以及参考电压的驱动力和快速建立的前提下，降低参考电压缓冲电路在整个转换过程中的平均功耗，以及降低逐次逼近型模数转换器系统的平均功耗。图2为根据本专利技术的逐次逼近型模数转换器系统中参考电压缓冲电路的工作原理图，如图2所示，本专利技术的参考电压缓冲电路，接收带隙基准电路输入的基准电压VBGH和VBGL，并且输出参考电压VREFH和VREFL到逐次逼近型模数转换器电路，具体而言，本专利技术的参考电压缓冲电路，包括：第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5，以及栅级开关S1，其中，第一晶体管M1、第二晶体管M2的栅极分别接收经基准电压VBGH和VBGL转换的第一电压偏置vb1和第二电压偏置vb2；第一晶体管M1的漏极接收电源电压VDD；第一晶体管M1的源极与第二晶体管M2的漏极相连；第二晶体管M2的源极与第四晶体管M4、第五晶体管M5的漏极相连；第四晶体管M4、第五晶体管M5的栅极通过栅级开关S1相连；栅级开关S1的开闭通过可控时钟信号Clk_in进行控制；第四晶体管M4的栅极与第三晶体管M3的栅极、漏极相连，并且接收带隙基准电路输入的基准电流IBIAS_BG；第三晶体管M3、第四晶体管M4、第五晶体管M5的源极分别接地。图3为图2中相应电路模块中时钟信号的时序图，其中，Clk_in为参考电压缓冲电路中控制输出级电流Itotal的可控时钟信号；C本文档来自技高网...

【技术保护点】
1.一种参考电压缓冲电路，其输入端接收前端电路产生的基准电压和基准电流，输出端为后续电路提供参考电压，其特征在于，所述参考电压缓冲电路，其具有可控时钟信号的输入端，控制所述参考电压缓冲电路的输出级电流的大小。

【技术特征摘要】
1.一种参考电压缓冲电路，其输入端接收前端电路产生的基准电压和基准电流，输出端为后续电路提供参考电压，其特征在于，所述参考电压缓冲电路，其具有可控时钟信号的输入端，控制所述参考电压缓冲电路的输出级电流的大小。2.根据权利要求1所述的参考电压缓冲电路，其特征在于，所述参考电压缓冲电路，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管，以及开关元件，其中，所述第一晶体管、所述第二晶体管的栅极分别接收所述混合信号系统的基准电压；所述第一晶体管的漏极接收电源电压；所述第一晶体管的源极与所述第二晶体管的漏极相连；所述第二晶体管的源极与所述第四晶体管、所述第五晶体管的漏极相连；所述第四晶体管、所述第五晶体管的栅极通过所述开关元件相连；所述开关元件的开闭通过所述可控时钟信号进行控制；所述第四晶体管的栅极与所述第三晶体管的栅极、漏极相连，并且接收所述混合信号系统的基准电流；所述第三晶体管、所述第四晶体管、所述第五晶体管的源极分别接地。3.一种混合信号系统，包括带隙基准电路、参考电压缓冲电路，以及模数转换器电路，其特征在于，所述参考电压缓冲电路采用权利要求1或2所述的参考电压缓冲电路。4.根据权...

【专利技术属性】
技术研发人员：丁玲，栾昌海，刘寅，
申请(专利权)人：北京华大九天软件有限公司，
类型：发明
国别省市：北京,11