The invention belongs to the field of radar signal simulation and processing, and discloses a hardware-in-the-loop simulation and testing system for Missile-borne radar signal processing, which comprises a radar seeker comprehensive testing device, an analog-to-digital conversion module, a FPGA pre-processing module, a DSP imaging processing module and a host computer display terminal, and outputs two reference clocks from a signal source along the way to a radar seeker. Radar seeker integrated test device is used as reference clock, and signal processor is used as sampling clock. Analog radar echo signal, frame synchronization and pulse synchronization signal are output by radar seeker integrated test device. A/D conversion module completes A/D sampling of analog radar echo, and FPGA is used as pre-processing module. Data preprocessing and data ping-pong transmission, DSP imaging processing module in two DSP chips to complete the imaging processing, another DSP chip to complete the transmission of imaging results to the host computer, real-time display of imaging processing results on the host computer display terminal.
【技术实现步骤摘要】
一种弹载雷达信号处理半实物仿真测试系统
本专利技术属于雷达信号仿真处理
,尤其涉及一种弹载雷达信号处理半实物仿真测试系统,用于高速飞行器成像跟踪制导等领域。
技术介绍
为了适应日益复杂的战场环境,雷达科学技术飞速发展,对现代实时信号处理算法也提出了更高的要求。合成孔径雷达信号处理技术也成为各国探索和发展的热点,然而对于信号处理算法的性能并不能限于理论仿真,需要在实际应用中进一步验证。在以往合成孔径雷达信号处理机的测试验证过程中,有以下几个缺陷:一是信号处理机的实际性能往往需要外场实验验证,这种方法费时费力,无疑使研发周期增长,而且容易受到天气等外在条件的影响;二是,实际的弹载信号处理板又是一弹一板,没有统一的硬件平台,这对于新算法的验证带来很大困难;三是全实物的导引头系统外设较多,造价较高,用于信号处理算法的测试验证会带来额外的开销。因此对于雷达信号处理半实物仿真测试系统的构建对于实验室阶段信号处理机的仿真测试是十分必要的。
技术实现思路
针对上述问题,本专利技术的目的在于提供一种弹载雷达信号处理半实物仿真测试系统,使实验室阶段测试验证更加接近外场实验,用于解决外场实验易受环境影响、开发周期长、成本高等一系列问题。雷达信号处理半实物仿真测试系统由雷达导引头综合测试装置模拟实际雷达前端输出模拟雷达回波,在信号处理器中完成一系列的信号处理算法,从而验证信号处理算法性能以及信号处理系统工作是否正常。为达到上述目的,本专利技术采用如下技术方案予以实现。一种弹载雷达信号处理半实物仿真测试系统,所述系统包括:时钟信号源、雷达导引头综合测试装置、信号处理器以及上位机显 ...
【技术保护点】
1.一种弹载雷达信号处理半实物仿真测试系统,其特征在于,所述系统包括:时钟信号源、雷达导引头综合测试装置、信号处理器以及上位机显示终端;所述信号处理器包含:模数转换模块、FPGA信号预处理模块、DSP成像处理模块;所述时钟信号源上设置的参考时钟输出端与所述雷达导引头综合测试装置上设置的参考时钟输入端连接;所述时钟信号源上设置的采样时钟输出端与所述模数转换模块上设置的采样时钟输入端连接;所述雷达导引头综合测试装置上设置的模拟信号输出端与所述模数转换模块上设置的模拟信号输入端连接;所述雷达导引头综合测试装置上设置的同步信号输出端与所述FPGA信号预处理模块的同步信号输入端连接;所述模数转换模块的数字信号输出端与所述FPGA信号预处理模块的数字信号输入端连接;所述FPGA信号预处理模块的数字信号输出端与所述DSP成像处理模块的数字信号输入端连接;所述DSP成像处理模块的数字信号输出端通过以太网与所述上位机显示终端的数字信号输入端连接。
【技术特征摘要】
1.一种弹载雷达信号处理半实物仿真测试系统,其特征在于,所述系统包括:时钟信号源、雷达导引头综合测试装置、信号处理器以及上位机显示终端;所述信号处理器包含:模数转换模块、FPGA信号预处理模块、DSP成像处理模块;所述时钟信号源上设置的参考时钟输出端与所述雷达导引头综合测试装置上设置的参考时钟输入端连接;所述时钟信号源上设置的采样时钟输出端与所述模数转换模块上设置的采样时钟输入端连接;所述雷达导引头综合测试装置上设置的模拟信号输出端与所述模数转换模块上设置的模拟信号输入端连接;所述雷达导引头综合测试装置上设置的同步信号输出端与所述FPGA信号预处理模块的同步信号输入端连接;所述模数转换模块的数字信号输出端与所述FPGA信号预处理模块的数字信号输入端连接;所述FPGA信号预处理模块的数字信号输出端与所述DSP成像处理模块的数字信号输入端连接;所述DSP成像处理模块的数字信号输出端通过以太网与所述上位机显示终端的数字信号输入端连接。2.根据权利要求1所述的一种弹载雷达信号处理半实物仿真测试系统,其特征在于,所述雷达导引头综合测试装置,用于从仿真软件获取仿真雷达回波信号,完成所述仿真雷达回波信号到模拟雷达回波信号的转换,并将所述模拟雷达回波信号通过四路SMA接口发送给模数转换模块的四路模拟信号输入端;所述雷达导引头综合测试装置,还用于设置雷达回波帧同步信号和脉冲同步信号,并将所述雷达回波帧同步信号和所述脉冲同步信号通过BNC接口发送给FPGA信号预处理模块;所述模数转换模块,用于对所述模拟雷达回波信号依次进行放大、单端转差分操作以及A/D采样,并将A/D采样后得到的数字雷达信号通过12位LVDS接口发送给FPGA信号预处理模块;所述FPGA信号预处理模块,用于按照所述雷达回波帧同步信号和脉冲同步信号对所述数字雷达信号依次进行数字下变频和脉冲压缩的预处理操作,得到预处理后的数字雷达信号,并将所述预处理后的数字雷达信号通过SRIO接口乒乓发送给DSP成像处理模块;所述DSP成像处理模块,用于对所述预处理后的数字雷达信号进行成像,并将雷达信号成像结果通过千兆以太网发送给上位机显示终端;所述上位机显示终端,用于实时显示雷达信号成像结果。3.根据权利要求2所述的一种弹载雷达信号处理半实物仿真测试系统,其特征在于,所述模数转换模块包含:四个放大器和四个A/D转换器,所述四个放大器与所述四个A/D转换器对应连接;所述放大器,用于对输入的模拟雷达回波信号进行放大,并将放大后的单端信号转成差分信号;所述放大器对模拟雷达回波信号进行放大的增益由FPGA信号预处理模块通过SPI接口...
【专利技术属性】
技术研发人员:刘峥,韩斐,宋凤博,宋超,张元超,张政,
申请(专利权)人:西安电子科技大学,
类型:发明
国别省市:陕西,61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。