一种像素结构及像素控制方法、阵列基板和显示装置制造方法及图纸

技术编号:19008615 阅读:20 留言:0更新日期:2018-09-22 08:34
本发明专利技术公开一种像素结构及像素控制方法、阵列基板和显示装置,涉及显示技术领域,以降低子像素所包括的薄膜晶体管放电对显示画面质量的影响,从而保证显示画面质量。所述像素结构包括放电子像素、显示子像素以及放电器件,放电子像素和显示子像素包括的薄膜晶体管的栅极以及放电器件的控制端分别与同一根栅线连接,放电器件的输入端与放电子像素的薄膜晶体管的输出端连接,放电器件的输出端与放电子像素的公共电极构成第一电荷接收器件,放电器件的输出端与显示子像素的公共电极构成第二电荷接收器件。所述阵列基板包括上述技术方案所提的像素结构。本发明专利技术提供的像素结构及像素控制方法、阵列基板和显示装置用于显示技术中。

Pixel structure and pixel control method, array substrate and display device

The invention discloses a pixel structure and a pixel control method, an array substrate and a display device, relating to the display technical field to reduce the influence of the thin film transistor discharges included in the sub-pixels on the display screen quality, thereby ensuring the display screen quality. The pixel structure comprises a discharge electron pixel, a display sub-pixel and a discharge device, a gate of a thin film transistor including a discharge electron pixel and a display sub-pixel, and a control end of a discharge device connected with the same gate wire respectively, an input end of the discharge device connected with the output end of a thin film transistor of the discharge electron pixel, and a discharge device. The output end of the device and the common electrode of the discharge electron pixel constitute the first charge receiver device, and the output end of the discharge device and the common electrode of the display sub-pixel constitute the second charge receiver device. The array substrate includes the pixel structure mentioned above. The pixel structure and the pixel control method, the array substrate and the display device provided by the invention are used in the display technology.

【技术实现步骤摘要】
一种像素结构及像素控制方法、阵列基板和显示装置
本专利技术涉及显示
,尤其涉及一种像素结构及像素控制方法、阵列基板和显示装置。
技术介绍
液晶显示器是一种平面显示器,其主要包括阵列基板和彩膜基板,阵列基板和彩膜基板之间具有液晶层,通过阵列基板上的薄膜晶体管控制液晶分子层的液晶分子偏转,使得液晶分子层调制背光,从而显示画面。现有技术中阵列基板的每个像素结构包括显示子像素、放电子像素以及放电器件,利用放电器件对放电子像素进行放电,使得放电子像素的像素电压小于显示子像素的像素电压,这样每个像素结构对应的液晶层具有两种取向方向的液晶分子,使得阵列基板应用于液晶显示器时,液晶显示器所显示的画面视角均匀。然而,利用放电器件对放电子像素进行放电时,放电子像素所释放出的电荷通过位于放电子像素的分流电容存储,但这也使得分流电容在存储电荷的情况下,容易使得放电子像素的像素电压产生波动,导致液晶显示器所显示的画面质量受到影响。
技术实现思路
本专利技术的目的在于提供一种像素结构及像素控制方法、阵列基板和显示装置,以降低薄膜晶体管放电对显示画面质量的影响,从而保证显示画面质量。为了实现上述目的,本专利技术提供如下技术方案:一种像素结构,包括放电子像素、显示子像素以及放电器件,所述放电子像素包括第一薄膜晶体管、第一公共电极,以及与所述第一薄膜晶体管的输出端连接的第一像素电极,所述显示子像素包括第二薄膜晶体管、第二公共电极以及与所述第二薄膜晶体管的输出端连接的第二像素电极;所述第一薄膜晶体管的栅极、所述第二薄膜晶体管的栅极以及放电器件的控制端分别与同一根栅线连接,所述放电器件的输入端与所述第一薄膜晶体管的输出端连接,所述放电器件的输出端与第一公共电极构成第一电荷接收器件,所述放电器件的输出端与第二公共电极构成第二电荷接收器件。与现有技术相比,本专利技术提供的像素结构中,第一薄膜晶体管的栅极、第二薄膜晶体管的栅极和放电器件的控制端分别与同一根栅线连接,放电器件的输出端与第一公共电极构成第一电荷接收器件,放电器件的输出端与第二公共电极构成第二电荷接收器件,使得该像素结构充电时,在同一根栅线所提供的扫描信号的控制下,不仅第一薄膜晶体管和第二薄膜晶体管处在导通状态,而且放电器件还处在打开状态,使得第一像素电极通过第一薄膜晶体管和放电器件释放部分电荷至第一电荷接收器件和第二电荷接收器件,以保证第一像素电极的像素电压小于第二像素电极的像素电压;可见,与现有技术相比,本专利技术实施例提供的像素结构中,可通过放电器件的输出端与第一公共电极构成第一电荷接收器件,放电器件的输出端与第二公共电极构成第二电荷接收器件,实现放电子像素的部分电荷释放,这样就能够减少放电器件的输出端与第一公共电极所构成的第一电荷接收器件接收的电荷量,从而弱化放电器件的输出端与第一公共电极所构成的第一电荷接收器件接收的电荷对第一像素电极的像素电压的影响,从而保证显示画面质量。本专利技术还提供了一种像素控制方法,应用上述技术方案所述的像素结构,该像素控制方法包括:利用同一根栅线导通第一薄膜晶体管导通和第二薄膜晶体管,并打开放电器件;利用第一薄膜晶体管向第一像素电极充电,利用第二薄膜晶体管向第二像素电极充电;第一像素电极通过第一薄膜晶体管和放电器件将部分电荷释放至第一电荷接收器件和第二电荷接收器件,使得第一像素电极的像素电压小于第二像素电极的像素电压。与现有技术相比,本专利技术提供的像素控制方法的有益效果与上述技术方案提供的像素结构的有益效果相同,在此不做赘述。本专利技术还提供了一种阵列基板,该阵列基板包括至少一个上述技术方案所述的像素结构。与现有技术相比,本专利技术提供的阵列基板的有益效果与上述技术方案提供的像素结构的有益效果相同,在此不做赘述。本专利技术还提供了一种显示装置,该显示装置包括上述技术方案所述的阵列基板。与现有技术相比,本专利技术提供的显示装置的有益效果与上述技术方案提供的像素结构的有益效果相同,在此不做赘述。附图说明此处所说明的附图用来提供对本专利技术的进一步理解,构成本专利技术的一部分,本专利技术的示意性实施例及其说明用于解释本专利技术,并不构成对本专利技术的不当限定。在附图中:图1为本专利技术实施例提供的第一种像素结构的俯视图;图2为图1中A-A’剖视图;图3为本专利技术实施例提供的第一种像素结构的电路原理图;图4为本专利技术实施例提供的第二种像素结构的俯视图;图5为图4中B-B’剖视图;图6为本专利技术实施例提供的第二种像素结构的电路原理图。附图标记:01-衬底基板,11-第一栅极;12-第一栅极绝缘层,13-第一有源层;14-第一源极,15-第一漏极;16-第一钝化层,31-第三栅极;33-第三有源层,34-第三源极;35-第三漏极,C1-第一公共电极;C2-第二公共电极,Cd1-第一分流电容;Cd2-第二分流电容,Clc1-第一液晶电容;Clcl-第二液晶电容,Cst1-第一存储电容;Cst2-第二存储电容,Data-数据线;GATE-栅线,T1-第一薄膜晶体管;T2-第二薄膜晶体管,T3-第三薄膜晶体管;Pix1-第一像素电极,Pix2-第二像素电极;h1-第一过孔,h2-第二过孔;h3-第三过孔,h4-第四过孔;a-主路电极,b1-第一支路电极;b2-第二支路电极。具体实施方式下面将结合本专利技术实施例中的附图,对本专利技术实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本专利技术一部分实施例,而不是全部的实施例。基于本专利技术中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本专利技术保护的范围。请参阅图1、图2、图4和图5,本专利技术实施例提供的像素结构包括放电子像素、显示子像素和放电器件(如图1~图6所示出的第三薄膜晶体管),放电子像素包括第一薄膜晶体管T1、第一公共电极C1以及与第一薄膜晶体管T1的输出端连接的第一像素电极,显示子像素包括第二薄膜晶体管T2、第二公共电极C2以及与第二薄膜晶体管T2的输出端连接的第二像素电极;其中,第一薄膜晶体管T1的栅极、第二薄膜晶体管T2的栅极,以及放电器件的控制端分别与同一根栅线GATE连接,放电器件的输入端与第一薄膜晶体管T1的输出端连接,放电器件的输出端与第一公共电极C1构成第一电荷接收器件,放电器件的输出端与第二公共电极C2构成第二电荷接收器件。可以理解的是,本专利技术实施例提供的像素结构是指一个亚像素的结构,因此,第一薄膜晶体管T1、第二薄膜晶体管T2和放电单元共用同一根栅线GATE,且其中提到的栅线GATE、数据线DATA、第一公共电极C1、第二公共电极C2以采用Cu、Al、Mo、Ti、Cr或W等金属材料形成,也可以采用这些金属材料的合金制备,同时,栅线GATE、数据线DATA、公共电极可以是单层结构,也可以采用多层结构,如Mo、Al、Mo三层层叠结构,Ti、Cu、Ti三层层叠结构或Mo、Ti、Cu三层层叠结构。第一像素电极Pix1和第二像素电极Pix2所使用的导电材料为透明导电材料,如氧化铟锡,氧化锌或其他透明金属氧化物导电材料。下面结合图1~图6对本专利技术实施例提供的像素结构的控制方法进行说明。步骤S100:利用同一根栅线GATE导通第一薄膜晶体管T1和第二薄膜晶体管T2,并打开放电器件打开;如果第一薄膜晶体管T1、第二薄膜晶体本文档来自技高网...
一种像素结构及像素控制方法、阵列基板和显示装置

【技术保护点】
1.一种像素结构,包括放电子像素、显示子像素以及放电器件,所述放电子像素包括第一薄膜晶体管、第一公共电极,以及与所述第一薄膜晶体管的输出端连接的第一像素电极,所述显示子像素包括第二薄膜晶体管、第二公共电极以及与所述第二薄膜晶体管的输出端连接的第二像素电极;所述第一薄膜晶体管的栅极、所述第二薄膜晶体管的栅极以及放电器件的控制端分别与同一根栅线连接,所述放电器件的输入端与所述第一薄膜晶体管的输出端连接,其特征在于,所述放电器件的输出端与第一公共电极构成第一电荷接收器件,所述放电器件的输出端与第二公共电极构成第二电荷接收器件。

【技术特征摘要】
1.一种像素结构,包括放电子像素、显示子像素以及放电器件,所述放电子像素包括第一薄膜晶体管、第一公共电极,以及与所述第一薄膜晶体管的输出端连接的第一像素电极,所述显示子像素包括第二薄膜晶体管、第二公共电极以及与所述第二薄膜晶体管的输出端连接的第二像素电极;所述第一薄膜晶体管的栅极、所述第二薄膜晶体管的栅极以及放电器件的控制端分别与同一根栅线连接,所述放电器件的输入端与所述第一薄膜晶体管的输出端连接,其特征在于,所述放电器件的输出端与第一公共电极构成第一电荷接收器件,所述放电器件的输出端与第二公共电极构成第二电荷接收器件。2.根据权利要求1所述的像素结构,其特征在于,所述放电器件的输出端包括主路电极、第一支路电极和第二支路电极,所述主路电极分别与所述第一支路电极和所述第二支路电极连接,所述主路电极的延伸方向与所述同一根栅线的延伸方向垂直;所述第一支路电极与所述第一公共电极构成第一电荷接收器件,所述第二支路电极与所述第二公共电极构成第二电荷接收器件。3.根据权利要求1所述的像素结构,其特征在于,所述放电器件的输出端与第一公共电极形成第一分流电容,所述放电器件的输出端与第二公共电极形成第二分流电容,所述第一分流电容的电容值和所述第二分流电容的电容值之和小于放电子像素中液晶电容的电容值。4.根据权利要求3所述的像素结构,其特征在于,所述第一分流电容的电容值和所述第二分流电容的电容值相等。5.根据权利要求1所述的像素结构,其特征在于,所述放电器件的输出端与第一公共电极电连接,所述放电器件的输出端与第二公共电极电连接,所述第一薄膜晶体管在导通状态的电流大于放电器件打开状态的电流。6.根据权利要求1~5任一项所述的像素结构,其特征在于,所述第一薄膜晶体管的输入端和第二薄膜晶体管的输入端分别与同一根数据线连接。7.根据权利要求6所述的像素结构,其特征在于,所述第一公共电极和所述第二公共电极均包括横向延伸部和竖向延伸部,所述横向延伸部与所述同一根栅线的延伸方向相同,所述竖向延伸部与所述同一根数据线的延伸方向相同,所述放电器件的输出端与第一公共电极所包括的横向延伸部均构成第一电荷接收器件,所述放电器件的输出端与第二公共电极所包括的横向延伸部均构成第二...

【专利技术属性】
技术研发人员:程鸿飞
申请(专利权)人:京东方科技集团股份有限公司
类型:发明
国别省市:北京,11

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1