一种高速串行互联发送器的负载检测电路制造技术

本发明专利技术公开了一种高速串行互联发送器的负载检测电路；其特征在于：该电路用于实现了发送端(TX)检测接收端(RX)阻抗的功能；该电路主要分为TX_P和TX_N两个支路，分别检测TX_P和TX_N端口是否正常连接到RX端。当接收端(RX)正常连接到发送端(TX)时，此时开关K2断开，但TX_P和TX_N处的电压由于RX的存在不会发生太大的变化，仍处于VDD/2附近。因此比较器C1和C2输出均为低电平，经过反相器后检测指示信号最后输出为高电平，指示接收端与发送端正常连接；因此本发明专利技术通过在高速串行互联发送器的输出端增加输出终端阻抗检测电路设计，可有效实现对输出端与接收端是否正常连接的检测。

A load detection circuit for high speed serial interconnect transmitter

The invention discloses a load detection circuit of a high-speed serial interconnected transmitter, which is characterized in that the circuit is used to realize the function of the transmitter (TX) detecting the impedance of the receiver (RX); the circuit is mainly divided into two branches, TX_P and TX_N, to detect whether the TX_P and TX_N ports are normally connected to the RX terminal. When the receiver (RX) is normally connected to the transmitter (TX), the switch K2 is disconnected, but the voltage at TX_P and TX_N does not change much due to the presence of RX and is still near VDD/2. Therefore, the output of the comparator C1 and C2 are both low-level, and the final output of the detection signal after the inverter is high-level, indicating that the receiving end and the transmitting end are normally connected; therefore, the invention can effectively realize the output end and the receiving end by adding the output terminal impedance detection circuit design at the output end of the high-speed serial interconnected transmitter. Detection of normal connection.

【技术实现步骤摘要】
一种高速串行互联发送器的负载检测电路
本专利技术涉及一种负载检测电路设计，具体讲是一种高速串行互联发送器的负载检测电路。
技术介绍
随着社会的发展科技的进步，人们对信息的需求越来越高。信息交换的数量之大和速度之快达到了前所未有的程度。传统的并行接口的缺点是在高频下并行数据线之间存在较大时间偏斜，很难满足时序要求，且引脚数量众多，使得板级系统设计复杂。目前也出现了许多结构功能不相同的负载检测电路。经过检索发现，专利号CN201510670172.4的专利技术公开一种交流负载检测电路，包括：第一电阻，与待检测的负载电路并联；二极管全桥电路，与待检测的负载电路串联；滤波电容，并联在所述二极管全桥电路上；第二电阻；和光电耦合器，与所述第二电阻串联之后并联在所述二极管全桥电路上。在本专利技术前述各个实例性的实施例中，采用单个检测电路同时实现过零检测、开关检测和负载故障检测，降低了交流负载检测电路的成本，并且能够在负载运行过程中实时监测负载是否正常工作，提高了整个负载系统的运行安全性。专利号CN201520504793.0的技术公开了一种电子负载检测电路及具有电子负载检测功能的控制系统。所述电子负载检测电路用于包括微控制器和执行芯片的所述控制系统。微控制器、执行芯片与电子负载依次电性连接。电子负载检测电路连接于执行芯片与电子负载之间。电子负载检测电路包括电流源回路和监控回路。电流源回路连接于执行芯片和电子负载之间。监控回路一端连接至执行芯片的输出端，另一端连接至微控制器的模数转换端。微控制器通过电流源回路和监控电路输出的电压信号判断电子负载的大小并区别电子负载短接到电源和开路的状态。专利号CN200510010007.2的技术公开了一种电磁加热装置的负载检测电路，它公开一种检测负载是否存在并且实现主电路无负载时自动关断的装置。它克服了已有技术空间占用大、产品的可靠性低的缺点，它包括采样电阻R1、第一三极管Q1、第一电位器W1、第三二极管D3、第三三极管Q3、第四三极管Q4、稳压管D4、第十电阻R10、第五三极管Q5和继电器线圈J，R1的一端连接Q1的集电极和基极，R1的另一端接地，Q1的发射极连接W1的一端，W1的滑动触头连接D3的阳极，D3的阴极连接Q3的基极，Q3的集电极连接+VB、D4的阴极和Q4的集电极，Q3的发射极连接Q4的基极，D4的阳极通过R10连接Q5的基极，Q5的集电极连接J的一端，J的另一端连接第+VC。与此同时，业界提出了使用高速串行的数据传输方式取代传统并行方式，高速串行数据传输方式已广泛应用于PCIE、USB3.0、SATA、RapidIO、以太网等物理接口中。通常高速串行互联传输模块包含发送端和接收端，正常工作时数据由发送端传输至接收端，而没有检测发送端端口是否正常连接到接收端的功能设计。
技术实现思路
因此，为了解决上述不足，本专利技术在此提供一种高速串行互联发送器的负载检测电路。本设计通过在高速串行互联发送器的发送端增加一个负载检测电路，来实现发送端(TX)检测接收端(RX)阻抗的功能，以实现检测发送端端口是否正常连接到接收端。本专利技术是这样实现的，构造一种高速串行互联发送器的负载检测电路，其特征在于：该电路用于实现了发送端(TX)检测接收端(RX)阻抗的功能；该电路主要分为TX_P和TX_N两个支路，分别检测TX_P和TX_N端口是否正常连接到RX端。作为上述技术方案的改进，所述一种高速串行互联发送器的负载检测电路，TX_P和TX_N为发送端的串行差分数据；并且TX_P和TX_N端分别与对应的检测开关K1和K2连接；同时，TX_P和TX_N端分别与比较器C1和C2输入端连接，比较器C1和C2的输出端连接与门A；若正常连接，与门A对应的检测指示信号det_out输出为高电平，否则为低电平。作为上述技术方案的改进，所述一种高速串行互联发送器的负载检测电路，其具体工作流程为：在阻抗检测前，检测开关K1和K2均处于闭合状态，TX_P和TX_N处的电压为VDD/2，当检测开关K2打开时，TX_P和TX_N处电压升高，接近VDD，此时比较器输出电压为高电平；当任一支路比较器C1或者C2输出为高电平时，检测指示信号输出为低电平，则此时接收端(RX)未正常连接到发送端(TX)；当接收端(RX)正常连接到发送端(TX)时，此时开关K2断开，但TX_P和TX_N处的电压由于RX的存在不会发生太大的变化，仍处于VDD/2附近；因此比较器C1和C2输出均为低电平，经过反相器后检测指示信号最后输出为高电平，指示接收端与发送端正常连接。本专利技术具有如下优点：本专利技术通过改进在此提供一种高速串行互联发送器的负载检测电路；在阻抗检测前，开关K1和K2均处于闭合状态，TX_P和TX_N处的电压为VDD/2，当开关K2打开时，TX_P和TX_N处电压升高，接近VDD，此时比较器输出电压为高电平。当任一支路比较器C1或者C2输出为高电平时，检测指示信号输出为低电平，则此时接收端(RX)未正常连接到发送端(TX)。另一方面，当接收端(RX)正常连接到发送端(TX)时，此时开关K2断开，但TX_P和TX_N处的电压由于RX的存在不会发生太大的变化，仍处于VDD/2附近。因此比较器C1和C2输出均为低电平，经过反相器后检测指示信号最后输出为高电平，指示接收端与发送端正常连接。故，本专利技术通过在高速串行互联发送器的输出端增加输出终端阻抗检测电路设计，可有效实现对输出端与接收端是否正常连接的检测。附图说明图1是本专利技术发送器负载检测电路示意图；图2是本专利技术发送端与接收端正常连接示意图。具体实施方式下面将结合附图1-图2对本专利技术进行详细说明，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术通过改进在此提供一种高速串行互联发送器的负载检测电路，如图1-图2所示；可以按照如下方式予以实施；该电路用于实现了发送端(TX)检测接收端(RX)阻抗的功能；该电路主要分为TX_P和TX_N两个支路，分别检测TX_P和TX_N端口是否正常连接到RX端；TX_P和TX_N为发送端的串行差分数据；并且TX_P和TX_N端分别与对应的检测开关K1和K2连接；同时，TX_P和TX_N端分别与比较器C1和C2输入端连接，比较器C1和C2的输出端连接与门A；若正常连接，与门A对应的检测指示信号det_out输出为高电平，否则为低电平。实现时，输出终端阻抗检测电路示意图如图1所示，该电路实现了发送端(TX)检测接收端(RX)阻抗的功能。该电路主要分为两个支路，分别检测TX_P和TX_N端口是否正常连接到RX端。若正常连接，则检测指示信号det_out输出为高电平，否则为低电平。其中，TX_P和TX_N为发送端的串行差分数据。K1和K2为检测开关。A为一个与门，B1和B2为反相器，C1和C2为比较器。其具体工作流程为：在阻抗检测前，开关K1和K2均处于闭合状态，TX_P和TX_N处的电压为VDD/2，当开关K2打开时，TX_P和TX_N处电压升高，接近VDD，此时比较器输出电压为高电平本文档来自技高网...

【技术保护点】
1.一种高速串行互联发送器的负载检测电路，其特征在于：该电路用于实现了发送端(TX)检测接收端(RX)阻抗的功能；该电路主要分为TX_P和TX_N两个支路，分别检测TX_P和TX_N端口是否正常连接到RX端。

【技术特征摘要】
1.一种高速串行互联发送器的负载检测电路，其特征在于：该电路用于实现了发送端(TX)检测接收端(RX)阻抗的功能；该电路主要分为TX_P和TX_N两个支路，分别检测TX_P和TX_N端口是否正常连接到RX端。2.根据权利要求1所述一种高速串行互联发送器的负载检测电路，其特征在于：TX_P和TX_N为发送端的串行差分数据；并且TX_P和TX_N端分别与对应的检测开关K1和K2连接；同时，TX_P和TX_N端分别与比较器C1和C2输入端连接，比较器C1和C2的输出端连接与门A；若正常连接，与门A对应的检测指示信号det_out输出为高电平，否则为低电平。3.根据权利要求1所述一种高速串行互联发送...

【专利技术属性】
技术研发人员：唐枋，
申请(专利权)人：重庆湃芯入微科技有限公司，
类型：发明
国别省市：重庆,50