一种FPGA与DSP多核异构加速计算板卡制造技术

本实用新型专利技术提供了一种FPGA与DSP多核异构加速计算板卡，属于硬件加速计算领域，该FPGA与DSP多核异构加速计算板卡包括FPGA现场可编程门阵列器件、与FPGA现场可编程门阵列器件分别连接的第一DSP数字信号处理器芯片、第二DSP数字信号处理器芯片、第一FMC扩展连接器、第二FMC扩展连接器、PCIE接口和CPLD复杂可编程逻辑器。本实用新型专利技术提出的FPGA与DSP多核异构加速计算板卡充分融合了FPGA灵活、可重构、高性能低功耗以及DSP高精度、速度快、开发周期短的特点，能够根据应用和算法的迭代进行演化，具有良好的定制性和可重构特性。

【技术实现步骤摘要】
一种FPGA与DSP多核异构加速计算板卡
本技术涉及硬件加速计算领域，尤其涉及一种FPGA与DSP多核异构加速计算板卡。
技术介绍
近年来，随着互联网大数据技术的发展以及物联网的兴起，在数据中心以及一些相关嵌入式设备中对于数据计算的任务越来越重。传统CPU串行计算的方式已经不足以应对指数级增长的计算需求。学术界以及工业界越来越热衷于基于异构计算的并行加速器研究。目前异构加速器的实现主要借助于专用集成电路(ASIC)、图形处理单元(GPU)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)等异构计算部件。目前新型应用的种类多样、迭代速度快，然而采用现有方案进行加速器设计，普遍存在设计周期长、可重构性差等缺点。
技术实现思路
本技术提供了一种FPGA与DSP多核异构加速计算板卡充分融合了FPGA灵活、可重构、高性能低功耗以及DSP高精度、速度快、开发周期短的特点，能够根据应用和算法的迭代进行演化，具有良好的定制性和可重构特性。为达到上述目的，本技术的实施例采用如下技术方案：一种FPGA与DSP多核异构加速计算板卡，其特征在于：包括FPGA现场可编程门阵列器件、与所述FPGA现场可编程门阵列器件分别连接的第一DSP数字信号处理器芯片、第二DSP数字信号处理器芯片、第一FMC扩展连接器、第二FMC扩展连接器、PCIE接口和CPLD复杂可编程逻辑器；还包括与所述第一DSP分别连接第一DDR3存储器、第一Flash存储器和千兆以太网接口；还包括与所述第二DSP分别连接第二DDR3存储器和第二Flash存储器；还包括与所述FPGA分别连接的第三DDR3存储器、第四DDR3存储器和第三Flash存储器；所述第一DSP与第二DSP之间相互连接。进一步的，还包括时钟单元，所述时钟单元分别连接所述FPGA、第一DSP、第二DSP和CPLD。进一步的，所述PCIE接口为PCIEGen3*8金手指连接器，所述PCIEGen3*8金手指连接器可插入计算机PCIE扩展插槽中进行使用。进一步的，还包括与CPLD相连的电源管理电路。进一步的，还包括与FPGA相连的USB-JTAG接口。本技术的一种FPGA与DSP多核异构加速计算板卡具有以下有益效果：该计算板卡充分融合了FPGA灵活、可重构、高性能低功耗以及DSP高精度、速度快、开发周期短的特点，能够根据应用和算法的迭代进行演化，具有良好的定制性和可重构特性。其中，采用FPGA等可重构体系结构能够快速实现原型系统，并能够根据应用和算法的迭代进行演化，具有良好的定制性和可重构特性。数字信号处理器DSP芯片具有运算速度快、精度高、抗干扰能力强以及软件程序开发速度快等优势；而FPGA器件则结构内部包含大量可配置的逻辑电路，能够满足特定应用的高性能和低功耗的运行要求，具有较高的效能比。具体包括以下有益效果：(1)电路器件全部采用工业级芯片，具有处理速度快，工作温度范围广、抗干扰能力强和运行稳定的优点。(2)采用可编程逻辑器件FPGA来实现I/O扩展，采用了FMC高性能高密度扩展连接器，可以扩展一系列业界标准的FMC扩展子卡，具备较高扩展性和灵活性。(3)两颗DSP数字信号处理器芯片可以用于实现软件算法，具有较高的并行计算性能，同时还可用于冗余计算和计算比对等用途。(4)采用了PCIE标准全高板卡形态，其具有PCIEGen3*8接口可方便插入计算机主板上的PCIE插槽中与上位机构成一个加速计算系统。(5)集成了USB接口的JTAG下载电路，从而无须额外使用专用的JTAG下载器进行程序下载。附图说明图1为本技术的一种FPGA与DSP多核异构加速计算板卡的整体结构示意图；图2为本技术的一种FPGA与DSP多核异构加速计算板卡的DSP时钟结构示意图；图3为本技术的一种FPGA与DSP多核异构加速计算板卡的FPGA时钟结构示意图；图4为本技术的一种FPGA与DSP多核异构加速计算板卡的复位结构示意图。具体实施方式在本技术的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。根据附图，对本技术进行进一步说明：如图1所示，一种FPGA与DSP多核异构加速计算板卡位多种处理器异构的结构，包括FPGA现场可编程门阵列器件、与所述FPGA现场可编程门阵列器件分别连接的第一DSP数字信号处理器芯片、第二DSP数字信号处理器芯片、第一FMC扩展连接器、第二FMC扩展连接器、PCIE接口和CPLD复杂可编程逻辑器。FPGA现场可编程门阵列器件通过SRIO高速总线分别与两颗DSP数字信号处理器芯片相连来进行高速数据交互。具体的，FPGA现场可编程门阵列器件采用XILINX公司的工业级XC7V690T芯片，其速度等级为-2级别，芯片封装为FFG1761，可用IO数量为1000个，具有高速IO数量为36个，正常工作温度范围为-40度至100度。具体的，CPLD复杂可编程逻辑器采用XILINX公司的工业级XC2C256芯片，其速度等级为-7级别，芯片封装为FT256，可用IO数量为184个，正常工作温度范围为-40度至100度。具体的，还包括与所述第一DSP分别连接第一DDR3存储器、第一Flash存储器和千兆以太网接口；其中，第一DSP数字信号处理器芯片连接有2GB的DDR3存储器以及256Mb的Flash存储器用于程序计算缓存以及配置存储。还包括与所述第二DSP分别连接第二DDR3存储器和第二Flash存储器；其中，第二DSP数字信号处理器芯片连接有2GB的DDR3存储器以及256Mb的Flash存储器用于程序计算缓存以及配置存储，与DSP数字信号处理器芯片连接的DDR3器件选用ISSI公司的4GbDDR3SDRAM内存芯片IS43TR16256A-15HBLI。需要说明的是，所述第一DSP与第二之间相互连接，并且通过Hyperlink高速总线连接，该HyperLink互联单LANE速率可达12.5Gbps。具体的，DSP数字信号处理器芯片采用TI公司的TMS320C6678芯片，其核心数为8核，芯片最高速度为1.4GHz，封装为841-PBGA，正常工作温度范围为-40度至100度。还包括与所述FPGA分别连接的第三DDR3存储器、第四DDR3存储器和第三Flash存储器，其中：FPGA现场可编程门阵列器件还连接有两组2GB容量的DDR3以及1Gb容量的Flash存储器用于数据缓存，DDR3器件采用MICRON公司的MT41K256M16HA-125IT，单芯片容量为512MB，每组DDR3具有4颗DDR3芯片，采用FLY-BY拓扑结本文档来自技高网...

【技术保护点】
1.一种FPGA与DSP多核异构加速计算板卡，其特征在于：包括FPGA现场可编程门阵列器件、与所述FPGA现场可编程门阵列器件分别连接的第一DSP数字信号处理器芯片、第二DSP数字信号处理器芯片、第一FMC扩展连接器、第二FMC扩展连接器、PCIE接口和CPLD复杂可编程逻辑器；还包括与所述第一DSP分别连接的第一DDR3存储器、第一Flash存储器和千兆以太网接口；还包括与所述第二DSP分别连接的第二DDR3存储器和第二Flash存储器；还包括与所述FPGA分别连接的第三DDR3存储器、第四DDR3存储器和第三Flash存储器；所述第一DSP与第二DSP之间相互连接。

【技术特征摘要】
1.一种FPGA与DSP多核异构加速计算板卡，其特征在于：包括FPGA现场可编程门阵列器件、与所述FPGA现场可编程门阵列器件分别连接的第一DSP数字信号处理器芯片、第二DSP数字信号处理器芯片、第一FMC扩展连接器、第二FMC扩展连接器、PCIE接口和CPLD复杂可编程逻辑器；还包括与所述第一DSP分别连接的第一DDR3存储器、第一Flash存储器和千兆以太网接口；还包括与所述第二DSP分别连接的第二DDR3存储器和第二Flash存储器；还包括与所述FPGA分别连接的第三DDR3存储器、第四DDR3存储器和第三Flash存储器；所述第一DSP与第二DSP之间相互连接。2.根...

【专利技术属性】
技术研发人员：王钢，张新智，
申请(专利权)人：西安彼睿电子科技有限公司，
类型：新型
国别省市：陕西,61