The present disclosure relates to a memory system and an electronic system. The application data and the ECC check bits associated with the application data are stored in the first memory. ECC check bit instead of application data is stored in second memory. In response to a request to read application data from the first memory, the ECC check bit is also read from the first memory and used to detect and possibly correct errors in the read application data. The ECC parity bit is further output from the first memory and the second memory to be used for bit by bit comparison. In response to the failure of bit-by-bit comparison, a signal indicating a possible failure of one or another or both of the first memory and the second memory is generated.
【技术实现步骤摘要】
存储器系统和电子系统
本公开总体涉及一种用于存储数据的存储电路或系统,并且具体涉及通过测试冗余地存储的错误纠正码(ECC)校验位而验证存储器电路的适当操作。
技术介绍
许多系统包括用于存储应用数据的存储器电路。系统的适当操作取决于所存储的应用数据的准确性。然而,已知的是,存储器电路可以存储和/或检索包括码位错误的应用数据。例如,码位错误可以与用于向存储器写入应用数据有关的操作而引入。码位错误也可以与从存储器读取应用数据有关的操作而引入。也能够在由存储器存储应用数据的时间段期间引入码位错误。为了解决关于在应用数据中该码位错误的问题,现有技术已知在存储之前对应用数据应用错误纠正码(ECC),在本领域也称作向前错误纠正(FEC)。该编码过程添加冗余数据(例如以校验位的形式)至应用数据,应用数据以及其相关联的冗余数据存储在存储器电路中。当稍后需要时,从存储器电路检索应用数据以及其相关联的冗余数据,并且使用冗余数据以检测在所检索应用数据中错误的存在,以及在一些情形中纠正所检测的错误。然而,对于给定ECC可以纠正的错误数目和类型是有限的。出现超过该限值的码位错误可能导致不可预测的结果。这可能是因为存储器电路内操作环境或故障的条件。这些不可靠行为在一些应用中可以不是可接受的。此外,ECC可以无法检测存储器电路故障的情况。特别关注存储器电路的逻辑电路的故障。考虑所涉及的待解决的以下故障:具有ECC的应用数据被写入存储器电路内的第一存储器地址,但是由于存储器电路内逻辑电路的故障,该应用数据被替代地写入第二存储器地址。该故障引起三个问题。首先,数据已经被存储在错误的地址处(也 ...
【技术保护点】
1.一种存储器系统,其特征在于,包括:第一存储器;第二存储器;存储器控制电路,被配置用于:施加存储器地址至所述第一存储器和所述第二存储器,将纠错码(ECC)校验位写入所述第一存储器和所述第二存储器中的所述存储器地址,以及仅从在所述存储器地址处的所述第一存储器读取ECC校验位;以及比较器电路,被配置用于:从所述第一存储器和所述第二存储器中的所述存储器地址获得ECC校验位,并且执行从所述第一存储器和所述第二存储器接收的所述ECC校验位的逐位比较,以产生如下信号,该信号指示如果所述ECC校验位的所述逐位比较失败则存在所述第一存储器和第二存储器中的一个或多个存储器的故障。
【技术特征摘要】
2017.11.13 US 15/810,7311.一种存储器系统,其特征在于,包括:第一存储器;第二存储器;存储器控制电路,被配置用于:施加存储器地址至所述第一存储器和所述第二存储器,将纠错码(ECC)校验位写入所述第一存储器和所述第二存储器中的所述存储器地址,以及仅从在所述存储器地址处的所述第一存储器读取ECC校验位;以及比较器电路,被配置用于:从所述第一存储器和所述第二存储器中的所述存储器地址获得ECC校验位,并且执行从所述第一存储器和所述第二存储器接收的所述ECC校验位的逐位比较,以产生如下信号,该信号指示如果所述ECC校验位的所述逐位比较失败则存在所述第一存储器和第二存储器中的一个或多个存储器的故障。2.根据权利要求1所述的存储器系统,其特征在于,所述存储器控制电路包括ECC电路,所述ECC电路被配置用于处理从主机系统接收的应用数据并产生所述ECC校验位,以及所述ECC电路被进一步配置用于处理从所述第一存储器读取的所述应用数据和所述ECC校验位以检测并纠正在所读取的应用数据中的数据错误。3.根据权利要求2所述的存储器系统,其特征在于,所述应用数据和所述ECC校验位在所述存储器地址处被存储在所述第一存储器中,以及其中所述应用数据并未被存储在所述第二存储器中,但是所述ECC校验位在所述存储器地址处被存储在所述第二存储器中。4.根据权利要求2所述的存储器系统,其特征在于,所述ECC电路被进一步配置用于处理从主机系统和所述存储器地址接收的所述应用数据以产生所述ECC校验位。5.根据权利要求1所述的存储器系统,其特征在于,所述第一存储器和所述第二存储器均包括SRAM阵列。6.根据权利要求1所述的存储器系统,其特征在于,所述第一存储器的存储器阵列大于所述第二存储器的存储器阵列。7.一种电子系统,其特征在于,包括:主机系统,被配置用于做出写入请求以将应用数据写入存储器;以及存储器系统,响应于所述写入请求通过以下项进行操作:根据所述应用数据计算纠错码(ECC)校验位;将所述应用数据和计算出的ECC校验位写入第一存储器;以及将所述ECC校验位写入第二存储器,但是不将所述应用数据写入所述第二存储器。8.根据权利要求7所述的电子系统,其特征在于,所述存储器系统进一步产生用于所述写入请求的存储器地址,以及其中将所述应用数据和计算出的ECC校验位写入所述第一存储器包括写入所述第一存储器中的所述存储器地址,以及其中将所述ECC校验位写入所述第二存储器但是不将所述应用数据写入所述第二存储器包括将所述ECC校验位写入所述第二存储器中的所述存储器地址。9.根据权利要求8所述的电子系统,其特征在于,所述第一存储器和所述第二存储器中的每个存储器包括SRAM阵列。10.根据权利要求8所述的电子系统,其特征在于,所述第一存储器的存储器阵列大于所述第二存储器的存储器阵列。11.根据权利要求7所述的电子系统,其特征在于,所述主机系统被进一步配置为做出读取请求以从存储器读取所述应用数据,所述存储器系统进通过以下项响应于所述请求进一步进行操作:从所述第一存储器读取所述应用数据和ECC校验位;使用所读取的ECC校验位检测并纠正所读取的应用数据中的错误;从所述第一存储器和所述第二存储器接收所述ECC校验位;以及执行从所述第一存储器和所述第二存储器接收的ECC校验位的逐位比较,以产生如下信号,该信号指示如果所述ECC校验位的所述逐位比较失败则存在所述第一存储器和所述第...
【专利技术属性】
技术研发人员:O·兰简,R·格梅利,D·达泰,
申请(专利权)人:意法半导体国际有限公司,意法半导体股份有限公司,意法半导体格勒诺布尔二公司,
类型:新型
国别省市:荷兰,NL
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。