一种印制电路板线路电镀镍金的方法及其印制电路板线路技术

一种印制电路板线路电镀镍金的方法及其印制电路板线路，方法包括在基材的基铜层上覆第一感光抗镀层，使用图形文件曝光，显影去除未曝光的第一感光抗镀层，露出基铜层；在第一感光抗镀层上覆第二感光抗镀层，使用图形文件曝光，显影去除未曝光的第二感光抗镀层；在露出的基铜层上电镀铜，且镀铜层高出第一感光抗镀层的顶面；去除第二感光抗镀层；在镀铜层上电镀镍金，形成的镍金层包裹镀铜层；去除第一感光抗镀层；蚀刻去除基铜层，形成印制电路板线路。本发明专利技术成品镍金层对镀铜层半包裹，避免出现凸沿结构产生线边塌陷，导致金丝短路的问题，且镀铜层、镍金层均通过基铜层导电，电流分布均匀，保证线路精度。

【技术实现步骤摘要】
一种印制电路板线路电镀镍金的方法及其印制电路板线路
本专利技术涉及印制电路板制造
，特别是涉及一种印制电路板线路电镀镍金的方法及其印制电路板线路。
技术介绍
电镀镍金是印制电路板常用的表面处理工艺之一，传统的电镀镍金工艺一般是：先在基材上贴一层感光抗镀层，然后使用底片或LDI在抗镀层上图形曝光，再使用药水将未曝光抗镀层去除，使基铜露出，然后再露出的基铜上电镀铜以及镍金，最后褪去抗镀层，并蚀刻抗镀层下的基铜。传统的电镀镍金工艺，在蚀刻抗镀层下基铜的同时，蚀刻药水从镍金层侧面攻击镍金层下层的电镀铜，如图1所示，蚀刻后线路边的镍金层呈现悬空状，即凸沿A，凸沿A为传统电镀镍金印制电路板线边塌陷造成金丝短路的根本原因。当前行业内也有在图形制作时添加电镀工艺导线，完成图形制作后电镀镍金，使镍金层对铜层完全包裹，避免凸沿塌陷问题。但该工艺受到图形限制，图形复杂时电镀导线难以去除，存在工艺导线残留问题；且通过镀金导线电镀，电流分布不均，导致镀层不均匀，线宽精度不高。因此，有必要设计一种更好的工艺流程，以解决上述问题。
技术实现思路
针对现有技术存在的问题，本专利技术提供一种可避免镍金塌陷造成金丝短路，电流分布均匀，保证线路精度的印制电路板线路电镀镍金的方法及其印制电路板线路。为了实现上述目的，本专利技术采用如下技术方案：一种印制电路板线路电镀镍金的方法，包括：步骤一：在基材的基铜层上覆第一感光抗镀层，使用图形文件曝光，显影去除未曝光的第一感光抗镀层，露出基铜层；步骤二：在第一感光抗镀层上覆第二感光抗镀层，使用图形文件曝光，显影去除未曝光的第二感光抗镀层；步骤三：在露出的基铜层上电镀铜，且镀铜层高出第一感光抗镀层的顶面；步骤四：去除第二感光抗镀层；步骤五：在镀铜层上电镀镍金，形成的镍金层包裹镀铜层；步骤六：去除第一感光抗镀层；步骤七：蚀刻去除基铜层，形成印制电路板线路。进一步，步骤三中，镀铜层的厚度大于第一感光抗镀层的厚度，且小于第一感光抗镀层和第二感光抗镀层的厚度和。进一步，步骤六中，去除第一感光抗镀层后，所述镍金层半包于镀铜层的外周。进一步，步骤二中，采用与步骤一相同的图形文件曝光。进一步，步骤四和步骤六中，去除第二感光抗镀层与去除第一感光抗镀层的方法不同。采用上述印制电路板线路电镀镍金的方法制作的印制电路板线路，包括基材，设置于所述基材外侧的基铜层，所述基铜层外侧设有镀铜层，所述镀铜层外设有镍金层，所述镍金层部分包裹于所述镀铜层的外周。本专利技术的有益效果：本专利技术在基铜层上电镀铜，且镀铜层高出第一感光抗镀层的顶面，然后去除第二感光抗镀层后，在镀铜层上电镀镍金，形成的镍金层包裹镀铜层，然后将基铜层蚀刻去除后，成品镍金层对镀铜层半包裹，避免出现凸沿结构产生线边塌陷，导致金丝短路的问题，且本专利技术的方法可避免电镀导线方法中导线难以去除、工艺导线残留、电镀镍金不均匀等问题，镀铜层、镍金层均通过基铜层导电，电流分布均匀，保证线路精度。附图说明图1为本专利技术
技术介绍
中传统电镀镍金工艺存在凸沿的示意图；图2为本专利技术步骤一在基材的基铜层上覆第一感光抗镀层的示意图；图3为本专利技术步骤一使用图形文件曝光，显影去除未曝光的第一感光抗镀层，露出基铜层的示意图；图4为本专利技术步骤二在第一感光抗镀层上覆第二感光抗镀层的示意图；图5为本专利技术步骤三在露出的基铜层上电镀铜的示意图；图6为本专利技术步骤四去除第二感光抗镀层的示意图；图7为本专利技术步骤五在镀铜层上电镀镍金后的示意图；图8为本专利技术步骤六去除第一感光抗镀层后的示意图；图9为本专利技术步骤七蚀刻去除基铜层形成印制电路板线路的示意图；图中，A—凸沿、1—基材、2—基铜层、3—第一感光抗镀层、4—第二感光抗镀层、5—镀铜层、6—镍金层。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明，本专利技术实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。本专利技术提供一种印制电路板线路电镀镍金的方法，包括如下步骤：如图2及图3，步骤一：在基材1的基铜层2上覆第一感光抗镀层3，使用图形文件曝光，显影去除未曝光的第一感光抗镀层3，露出基铜层2。如图4，步骤二：在第一感光抗镀层3上覆第二感光抗镀层4，使用与步骤一相同的图形文件曝光，显影去除未曝光的第二感光抗镀层4。如图5，步骤三：在露出的基铜层2上电镀铜，且镀铜层5高出第一感光抗镀层3的顶面。在本实施例中，镀铜层5的厚度大于第一感光抗镀层3的厚度，且小于第一感光抗镀层3和第二感光抗镀层4的厚度和。如图6，步骤四：去除第二感光抗镀层4。如图7，步骤五：在镀铜层5上电镀镍金，形成的镍金层6包裹镀铜层5。如图8，步骤六：去除第一感光抗镀层3，镍金层6半包于镀铜层5的外周。其中去除第一感光抗镀层3与去除第二感光抗镀层4的方法不同，使得两者不会同时被去除。如图9，步骤七：蚀刻去除基铜层2，形成印制电路板线路。本专利技术的方法，通过两次曝光，得到第一感光抗镀层3和第二感光抗镀层4覆盖非线路区域，然后再露出的基铜层2上电镀铜，并使镀铜层5高出第一感光抗镀层3，再利用第一感光抗镀层3和第二感光抗镀层4去除方式差异，去除第二感光抗镀层4后得到镀铜层5高出第一感光抗镀层3，使得电镀镍金后获得的镍金层6对镀铜层5形成半包裹结构，解决了传统工艺中凸沿结构产生线边塌陷造成金丝短路的问题。镀铜层5和镍金层6均通过基铜层2导电，电流分布均匀，保证线路精度，相较于现有技术中采用电镀工艺导线的方法，本专利技术避免了导线去除困难，导线残留，电流分布不均等问题的发生。如图9，采用上述印制电路板线路电镀镍金的方法制作的印制电路板线路，包括基材1，设置于基材1外侧的基铜层2，基铜层2外侧设有镀铜层5，镀铜层5外设有镍金层6，镍金层6部分包裹于镀铜层5的外周。基铜层2用于镀铜层5和镍金层6的导电，避免仅仅依靠电镀工艺导线导电引起的电流不均，镀层厚度差别巨大，线路精度不足。镍金层6对镀铜层5包裹，避免出现凸沿结构。将基铜层2蚀刻去除后，成品镍金层6对镀铜层5为半包效果。以上实施例仅用以说明本专利技术的技术方案而非限制，尽管参照较佳实施例对本专利技术进行了详细说明，本领域技术人员应当理解，可以对本专利技术的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本专利技术的权利要求范围内。本文档来自技高网...

【技术保护点】
1.一种印制电路板线路电镀镍金的方法，其特征在于，包括：步骤一：在基材的基铜层上覆第一感光抗镀层，使用图形文件曝光，显影去除未曝光的第一感光抗镀层，露出基铜层；步骤二：在第一感光抗镀层上覆第二感光抗镀层，使用图形文件曝光，显影去除未曝光的第二感光抗镀层；步骤三：在露出的基铜层上电镀铜，且镀铜层高出第一感光抗镀层的顶面；步骤四：去除第二感光抗镀层；步骤五：在镀铜层上电镀镍金，形成的镍金层包裹镀铜层；步骤六：去除第一感光抗镀层；步骤七：蚀刻去除基铜层，形成印制电路板线路。

【技术特征摘要】
1.一种印制电路板线路电镀镍金的方法，其特征在于，包括：步骤一：在基材的基铜层上覆第一感光抗镀层，使用图形文件曝光，显影去除未曝光的第一感光抗镀层，露出基铜层；步骤二：在第一感光抗镀层上覆第二感光抗镀层，使用图形文件曝光，显影去除未曝光的第二感光抗镀层；步骤三：在露出的基铜层上电镀铜，且镀铜层高出第一感光抗镀层的顶面；步骤四：去除第二感光抗镀层；步骤五：在镀铜层上电镀镍金，形成的镍金层包裹镀铜层；步骤六：去除第一感光抗镀层；步骤七：蚀刻去除基铜层，形成印制电路板线路。2.根据权利要求1所述的印制电路板线路电镀镍金的方法，其特征在于：步骤三中，镀铜层的厚度大于第一感光抗镀层的厚度，且小于第一感光抗镀层和...

【专利技术属性】
技术研发人员：林荣富，唐有军，齐国栋，夏海华，
申请(专利权)人：珠海杰赛科技有限公司，广州杰赛科技股份有限公司，
类型：发明
国别省市：广东,44