静电保护器件及其制造方法技术

本申请公开了一种静电保护器件及其制造方法，该静电保护器件包括：第一掺杂类型的衬底；位于衬底上方的具有与第一掺杂类型相反的第二掺杂类型的外延层；位于衬底上的第一区域中的且具有第二掺杂类型的第一埋层；位于第一埋层上方的且具有第一掺杂类型的第一阱区；位于第一阱区中的且具有第二掺杂类型的第二阱区；以及位于衬底上的第三区域中的外延层中的且具有第二掺杂类型的第一掺杂区；其中，静电保护器件中的箝位器件包括由第一埋层、第一阱区以及第二阱区形成的第一晶体管，第三区域中的外延层与衬底形成第二二极管。

【技术实现步骤摘要】
静电保护器件及其制造方法
本公开涉及半导体器件制造领域，更具体地，涉及一种静电保护器件及其制造方法。
技术介绍
静电放电(Electro-Staticdischarge,ESD)是集成电路芯片与外部物体之间的电荷释放和转移现象。由于在短时间释放大量电荷，ESD产生的能量远高于芯片的承受能力，可能会导致芯片的功能暂时失效甚至永久损坏。在芯片制造过程中，ESD保护器件可以提供静电释放路径，为芯片自身提供有效的保护，从而提高了集成电路芯片的可靠性和使用寿命。图1示出了现有技术中的静电保护器件的结构示意图，图2示出了现有技术中的静电保护器件的等效电路图。如图1、图2所示，当输入/输出端I/O接收到的ESD脉冲为正时，该静电保护器件通过二极管D1、稳压二极管DZ以及由PNP型三极管Qp和NPN型三极管Qn组成的晶闸管(SiliconControlledRectifier,SCR)将ESD脉冲释放。当输入/输出端I/O接收到的ESD脉冲为负时，该静电保护器件通过二极管D2将ESD脉冲释放。然而，在现有技术中，晶闸管SCR为横向结构，该晶闸管SCR的等效动态电阻的面积为晶闸管SCR的结深与晶闸管SCR的宽度的乘积，在横向结构中，晶闸管SCR的结深较浅，因此，晶闸管SCR的等效动态电阻的面积较小，由于动态电阻与晶闸管SCR的等效面积成反比，所以现有技术中的静电保护器件的动态电阻较大，因此不能满足将静电快速释放的需求。与此同时，由于在现有技术中，晶闸管SCR为横向结构，消耗的硅衬底面积较大，造成了成本较高的问题。此外，在现有技术中，二极管D1是与晶闸管SCR集成在一起的，增大了静电保护器件的电容，导致了静电保护器件响应较慢的问题，因此不能满足将静电快速释放的需求。
技术实现思路
有鉴于此，本公开提供了一种静电保护器件及其制造方法，减小了器件的电容、降低了器件的动态电阻，解决了器件响应速度慢、成本高的问题。根据本公开的一方面，提供了一种静电保护器件，包括：第一掺杂类型的衬底；位于所述衬底上方的具有与所述第一掺杂类型相反的第二掺杂类型的外延层；位于所述衬底上的第一区域中的且具有第二掺杂类型的第一埋层；位于所述第一埋层上方的且具有第一掺杂类型的第一阱区；位于所述第一阱区中的且具有第二掺杂类型的第二阱区；以及位于所述衬底上的第三区域中的所述外延层中的且具有第二掺杂类型的第一掺杂区；其中，所述静电保护器件中的箝位器件包括由所述第一埋层、所述第一阱区以及所述第二阱区形成的第一晶体管，所述第三区域中的所述外延层与所述衬底形成第二二极管。优选地，还包括位于所述第二阱区中的且具有第一掺杂类型的第五掺杂区，其中，所述箝位器件还包括由所述第一阱区、所述第二阱区以及所述第五掺杂区形成的第二晶体管。优选地，还包括位于所述衬底上的第二区域中的所述外延层中的且具有第一掺杂类型的第二掺杂区，所述第二区域中的所述外延层与所述第二掺杂区形成第一二极管，其中，所述第一晶体管与所述第一二极管电连接。优选地，还包括：在所述第二区域，位于所述外延层中的且具有第二掺杂类型的第三掺杂区；以及位于所述第二阱区中的且具有第二掺杂类型的第四掺杂区；其中，所述第三掺杂区与所述第四掺杂区连接，以使所述第一晶体管与所述第一二极管电连接。优选地，在所述第二区域中，所述衬底与所述外延层形成第三二极管。优选地，还包括位于所述衬底上的所述第二区域中的具有第二掺杂类型的第二埋层，其中，所述第二埋层与所述衬底形成第三二极管。优选地，所述第五掺杂区分别与所述第三掺杂区以及所述第四掺杂区相连，所述第一二极管与所述箝位器件形成所述静电保护器件的正向放电路径的第一支路。优选地，所述第一二极管与所述第三二极管形成所述静电保护器件的正向放电路径的第二支路。优选地，所述第一埋层的掺杂浓度大于所述第二埋层的掺杂浓度。优选地，所述第二二极管形成所述静电保护器件的反向放电路径。优选地，所述第一掺杂区以及所述第二掺杂区分别与输入/输出端口连接。优选地，还包括金属区，位于所述第一区域中，连接所述第一埋层与所述衬底，用于将所述第一埋层与所述衬底连接至地。根据本公开的另一方面，提供了一种静电保护器件的制造方法，包括：在第一掺杂类型的衬底上方形成具有与所述第一掺杂类型相反的第二掺杂类型的外延层；在所述衬底上的第一区域中形成具有第二掺杂类型的第一埋层；在所述第一埋层上方形成具有第一掺杂类型的第一阱区；在所述第一阱区中形成具有第二掺杂类型的第二阱区；以及在所述衬底上的第三区域中的所述外延层中形成具有第二掺杂类型的第一掺杂区；其中，所述静电保护器件中的箝位器件包括由所述第一埋层、所述第一阱区以及所述第二阱区形成的第一晶体管，所述第三区域中的所述外延层与所述衬底形成第二二极管。优选地，在形成所述第二阱区的步骤之后，还包括在所述第二阱区中形成具有第一掺杂类型的第五掺杂区，其中，所述箝位器件还包括由所述第一阱区、所述第二阱区以及所述第五掺杂区形成的第二晶体管。优选地，在形成所述外延层的步骤之后，还包括在所述衬底上的第二区域中的外延层中形成具有第一掺杂类型的第二掺杂区，所述第二区域中的所述外延层与所述第二掺杂区形成第一二极管，其中，所述第一晶体管与所述第一二极管电连接。优选地，在形成所述第二阱区的步骤之后，还包括在所述第二区域中的所述外延层中形成具有第二掺杂类型的第三掺杂区；以及在所述第二阱区中形成具有第二掺杂类型的第四掺杂区；其中，所述第三掺杂区与所述第四掺杂区连接，以使所述第一晶体管与所述第一二极管电连接。优选地，在所述第二区域中，所述衬底与所述外延层形成第三二极管。优选地，在形成所述第一阱区之前，还包括在所述衬底上的所述第二区域中形成具有第二掺杂类型的第二埋层，其中，所述第二埋层与所述衬底形成第三二极管。优选地，所述第五掺杂区分别与所述第三掺杂区以及所述第四掺杂区相连，所述第一二极管与所述箝位器件形成所述静电保护器件的正向放电路径的第一支路。优选地，所述第一二极管与所述第三二极管形成所述静电保护器件的正向放电路径的第二支路。优选地，所述第一埋层的掺杂浓度大于所述第二埋层的掺杂浓度。优选地，所述第二二极管形成所述静电保护器件的反向放电路径。优选地，所述第一掺杂区以及所述第二掺杂区分别与输入/输出端口连接。优选地，在形成所述第一埋层的步骤之后，还包括在所述第一区域中形成金属区，所述金属区连接所述第一埋层与所述衬底，用于将所述第一埋层与所述衬底连接至地。根据本公开的静电保护器件及其制造方法，通过在第一区域与第三区域分别形成纵向的箝位结构与第二二极管，从而形成了正向放电路径与反向放电路径，达到了释放ESD正、反脉冲的目的，与现有技术相比，由于本公开的静电保护器件的正向放电路径为纵向结构，本公开的静电保护器件的动态电阻较小，可以满足将静电快速释放的需求。此外，由于本公开的静电保护器件的正向放电路径为纵向结构，与现有技术相比，本公开的静电保护器件的衬底消耗面积小，降低了器件的生产成本。附图说明为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单介绍，显而易见地，下面的描述中的附图仅涉及本公开的一些实施例，而非对本公开的限制。图1示出了现有技术中的静电保护器件的结构示意图。图2示出了现有技术中的静电保护器件的等效电路本文档来自技高网...

【技术保护点】
1.一种静电保护器件，包括：第一掺杂类型的衬底；位于所述衬底上方的具有与所述第一掺杂类型相反的第二掺杂类型的外延层；位于所述衬底上的第一区域中的且具有第二掺杂类型的第一埋层；位于所述第一埋层上方的且具有第一掺杂类型的第一阱区；位于所述第一阱区中的且具有第二掺杂类型的第二阱区；以及位于所述衬底上的第三区域中的所述外延层中且具有第二掺杂类型的第一掺杂区；其中，所述静电保护器件中的箝位器件包括由所述第一埋层、所述第一阱区以及所述第二阱区形成的第一晶体管，所述第三区域中的所述外延层与所述衬底形成第二二极管。

【技术特征摘要】
1.一种静电保护器件，包括：第一掺杂类型的衬底；位于所述衬底上方的具有与所述第一掺杂类型相反的第二掺杂类型的外延层；位于所述衬底上的第一区域中的且具有第二掺杂类型的第一埋层；位于所述第一埋层上方的且具有第一掺杂类型的第一阱区；位于所述第一阱区中的且具有第二掺杂类型的第二阱区；以及位于所述衬底上的第三区域中的所述外延层中且具有第二掺杂类型的第一掺杂区；其中，所述静电保护器件中的箝位器件包括由所述第一埋层、所述第一阱区以及所述第二阱区形成的第一晶体管，所述第三区域中的所述外延层与所述衬底形成第二二极管。2.根据权利要求1所述的静电保护器件，还包括位于所述第二阱区中的且具有第一掺杂类型的第五掺杂区，其中，所述箝位器件还包括由所述第一阱区、所述第二阱区以及所述第五掺杂区形成的第二晶体管。3.根据权利要求2所述的静电保护器件，还包括位于所述衬底上的第二区域中的所述外延层中且具有第一掺杂类型的第二掺杂区，所述第二区域中的所述外延层与所述第二掺杂区形成第一二极管，其中，所述第一晶体管与所述第一二极管电连接。4.根据权利要求3所述的静电保护器件，还包括：在所述第二区域，位于所述外延层中的且具有第二掺杂类型的第三掺杂区；以及位于所述第二阱区中的且具有第二掺杂类型的第四掺杂区；其中，所述第三掺杂区与所述第四掺杂区连接，以使所述第一晶体管与所述第一二极管电连接。5.根据权利要求3所述的静电保护器件，其中，在所述第二区域中，所述衬底与所述外延层形成第三二极管。6.根据权利要求3所述的静电保护器件，还包括位于所述衬底上的所述第二区域中的具有第二掺杂类型的第二埋层，其中，所述第二埋层与所述衬底形成第三二极管。7.根据权利要求4所述的静电保护器件，其中，所述第五掺杂区分别与所述第三掺杂区以及所述第四掺杂区相连，所述第一二极管与所述箝位器件形成所述静电保护器件的正向放电路径的第一支路。8.根据权利要求5或6所述的静电保护器件，其中，所述第一二极管与所述第三二极管形成所述静电保护器件的正向放电路径的第二支路。9.根据权利要求6所述的静电保护器件，其中，所述第一埋层的掺杂浓度大于所述第二埋层的掺杂浓度。10.根据权利要求1所述的静电保护器件，其中，所述第二二极管形成所述静电保护器件的反向放电路径。11.根据权利要求3所述的静电保护器件，其中，所述第一掺杂区以及所述第二掺杂区分别与输入/输出端口连接。12.根据权利要求1所述的静电保护器件，还包括金属区，位于所述第一区域中，连接所述第一埋层与所述衬底，用于将所述第一埋层与所述衬底连接至地。13.一种静电保护器件的制造方法，包括：在第一掺杂类型的衬底上方形成具有...

【专利技术属性】
技术研发人员：姚飞，王世军，殷登平，赵豹，童亮，
申请(专利权)人：矽力杰半导体技术杭州有限公司，
类型：发明
国别省市：浙江,33