A bandgap reference circuit with transient enhancement belongs to the field of electronic circuit technology. Including bandgap reference module, transient enhancement module and slow start module, bandgap reference module is Brokaw reference module, which can offset the reference voltage error caused by the base current of the second and third transistors by the third resistance; transient enhancement module through the second PMOS transistor and the third PMOS transistor and the second of the bandgap reference module. NMOS transistors form a dynamic current bias, which optimizes the transient response of the circuit; at the same time, the transient charging current of the first NMOS transistor grid is increased by the dynamic current provided by the current mirror formed by the second capacitor, the second PMOS transistor and the third PMOS transistor; the second capacitor, the second PMOS transistor and the third PMOS transistor also form a feedback loop to prevent power supply from being charged. The voltage drops sharply; the slow-start module slowly increases the gate voltage of the first PMOS transistor through the first switch, the second switch, the third switch and the first capacitor, avoiding the voltage and current overshoot during the loop establishment.
【技术实现步骤摘要】
一种带瞬态增强的带隙基准电路
本专利技术涉及电子电路技术,具体的说是涉及一种带瞬态增强的带隙基准电路。
技术介绍
基准源是DC/DC转换器、AC/DC转换器、充电保护芯片、LED驱动、线性稳压器、PWM调制器等常见的电源管理芯片中不可缺少的模块,它为电源管理芯片中的其他模块提供参考电压,基准源的精度、稳定性等性能将会直接影响到芯片的性能,因此设计高性能的基准源显得尤为重要。然而传统的基准源中,当基准电路启动时,由于基准环路还未建立,基准电压和电流有很大过冲,这会造成电路中某些管子有击穿风险,当电路涉及到负载突变时,由于功率MOS尺寸一般较大,造成栅极电容大,所以电路的瞬态响应时间较长,严重影响了电路性能。
技术实现思路
针对上述传统基准源中瞬态响应时间长的不足之处,本专利技术提供一种带隙基准电路,具有动态电流补偿技术和瞬态增强技术,改善了基准源的瞬态响应能力;同时增加缓启动功能,让基准源在启动过程中没有过冲现象。本专利技术所采用的技术方案为:一种带瞬态增强的带隙基准电路,包括带隙基准模块,瞬态增强模块和缓启动模块,所述带隙基准模块包括第一NMOS管MN1、第二NMOS管MN2、第四PMOS管MP4、第五PMOS管MP5、第二三极管Q2、第三三极管Q3、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6和第七电阻R7,第一NMOS管MN1的栅极连接第二NMOS管MN2的栅极,其漏极作为所述带隙基准电路的输入端,其源极连接第二NMOS管MN2、第四PMOS管MP4和第五PMOS管MP5的源极并连接电源电压;第二三极管Q2的基极连接第三电阻R3的一端,其集电极连 ...
【技术保护点】
1.一种带瞬态增强的带隙基准电路,包括带隙基准模块,瞬态增强模块和缓启动模块,所述带隙基准模块包括第一NMOS管(MN1)、第二NMOS管(MN2)、第四PMOS管(MP4)、第五PMOS管(MP5)、第二三极管(Q2)、第三三极管(Q3)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)和第七电阻(R7),第一NMOS管(MN1)的栅极连接第二NMOS管(MN2)的栅极,其漏极作为所述带隙基准电路的输入端,其源极连接第二NMOS管(MN2)、第四PMOS管(MP4)和第五PMOS管(MP5)的源极并连接电源电压;第二三极管(Q2)的基极连接第三电阻(R3)的一端,其集电极连接第四PMOS管(MP4)的栅极和漏极以及第五PMOS管(MP5)的栅极,其发射极通过第四电阻(R4)和第五电阻(R5)的串联结构后接地;第三三极管(Q3)的基极连接第三电阻(R3)的另一端并作为所述带隙基准电路的输出端,其集电极连接第五PMOS管(MP5)的漏极,其发射极连接第四电阻(R4)和第五电阻(R5)的串联点;第六电阻(R6)和第七电阻(R7)串联,其串联点连接所述带隙基准电路的输出 ...
【技术特征摘要】
1.一种带瞬态增强的带隙基准电路,包括带隙基准模块,瞬态增强模块和缓启动模块,所述带隙基准模块包括第一NMOS管(MN1)、第二NMOS管(MN2)、第四PMOS管(MP4)、第五PMOS管(MP5)、第二三极管(Q2)、第三三极管(Q3)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)和第七电阻(R7),第一NMOS管(MN1)的栅极连接第二NMOS管(MN2)的栅极,其漏极作为所述带隙基准电路的输入端,其源极连接第二NMOS管(MN2)、第四PMOS管(MP4)和第五PMOS管(MP5)的源极并连接电源电压;第二三极管(Q2)的基极连接第三电阻(R3)的一端,其集电极连接第四PMOS管(MP4)的栅极和漏极以及第五PMOS管(MP5)的栅极,其发射极通过第四电阻(R4)和第五电阻(R5)的串联结构后接地;第三三极管(Q3)的基极连接第三电阻(R3)的另一端并作为所述带隙基准电路的输出端,其集电极连接第五PMOS管(MP5)的漏极,其发射极连接第四电阻(R4)和第五电阻(R5)的串联点;第六电阻(R6)和第七电阻(R7)串联,其串联点连接所述带隙基准电路的输出端,第七电阻(R7)的另一端接地;其特征在于,所述瞬态增强模块包括第二PMOS管(MP2)、第三PMOS管(MP3)和第二电容(C2),第二PMOS管(MP2)的栅极连接第三PMOS管(MP3)的栅极和漏极以及所述带隙基准模块中第二NM...
【专利技术属性】
技术研发人员:李泽宏,熊涵风,洪志超,赵念,张成发,罗仕麟,
申请(专利权)人:电子科技大学,
类型:发明
国别省市:四川,51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。