一种带瞬态增强的带隙基准电路制造技术

技术编号:18972043 阅读:24 留言:0更新日期:2018-09-19 03:29
一种带瞬态增强的带隙基准电路,属于电子电路技术领域。包括带隙基准模块,瞬态增强模块和缓启动模块,带隙基准模块为Brokaw型基准,可以通过第三电阻来抵消第二三极管和第三三极管基极电流带来的基准电压的误差;瞬态增强模块通过第二PMOS管和第三PMOS管与带隙基准模块中第二NMOS管形成动态电流偏置,优化了电路的瞬态响应;同时通过第二电容、第二PMOS管和第三PMOS管形成的电流镜提供的动态电流,增加第一NMOS管栅极的瞬态充电电流;第二电容、第二PMOS管和第三PMOS管也组成反馈环路,防止电源电压的大幅度跌落;缓启动模块通过第一开关、第二开关、第三开关和第一电容使第一PMOS管栅极电压缓慢上升,避免环路建立过程中电压和电流的过冲。

A bandgap reference circuit with transient enhancement

A bandgap reference circuit with transient enhancement belongs to the field of electronic circuit technology. Including bandgap reference module, transient enhancement module and slow start module, bandgap reference module is Brokaw reference module, which can offset the reference voltage error caused by the base current of the second and third transistors by the third resistance; transient enhancement module through the second PMOS transistor and the third PMOS transistor and the second of the bandgap reference module. NMOS transistors form a dynamic current bias, which optimizes the transient response of the circuit; at the same time, the transient charging current of the first NMOS transistor grid is increased by the dynamic current provided by the current mirror formed by the second capacitor, the second PMOS transistor and the third PMOS transistor; the second capacitor, the second PMOS transistor and the third PMOS transistor also form a feedback loop to prevent power supply from being charged. The voltage drops sharply; the slow-start module slowly increases the gate voltage of the first PMOS transistor through the first switch, the second switch, the third switch and the first capacitor, avoiding the voltage and current overshoot during the loop establishment.

【技术实现步骤摘要】
一种带瞬态增强的带隙基准电路
本专利技术涉及电子电路技术,具体的说是涉及一种带瞬态增强的带隙基准电路。
技术介绍
基准源是DC/DC转换器、AC/DC转换器、充电保护芯片、LED驱动、线性稳压器、PWM调制器等常见的电源管理芯片中不可缺少的模块,它为电源管理芯片中的其他模块提供参考电压,基准源的精度、稳定性等性能将会直接影响到芯片的性能,因此设计高性能的基准源显得尤为重要。然而传统的基准源中,当基准电路启动时,由于基准环路还未建立,基准电压和电流有很大过冲,这会造成电路中某些管子有击穿风险,当电路涉及到负载突变时,由于功率MOS尺寸一般较大,造成栅极电容大,所以电路的瞬态响应时间较长,严重影响了电路性能。
技术实现思路
针对上述传统基准源中瞬态响应时间长的不足之处,本专利技术提供一种带隙基准电路,具有动态电流补偿技术和瞬态增强技术,改善了基准源的瞬态响应能力;同时增加缓启动功能,让基准源在启动过程中没有过冲现象。本专利技术所采用的技术方案为:一种带瞬态增强的带隙基准电路,包括带隙基准模块,瞬态增强模块和缓启动模块,所述带隙基准模块包括第一NMOS管MN1、第二NMOS管MN2、第四PMOS管MP4、第五PMOS管MP5、第二三极管Q2、第三三极管Q3、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6和第七电阻R7,第一NMOS管MN1的栅极连接第二NMOS管MN2的栅极,其漏极作为所述带隙基准电路的输入端,其源极连接第二NMOS管MN2、第四PMOS管MP4和第五PMOS管MP5的源极并连接电源电压;第二三极管Q2的基极连接第三电阻R3的一端,其集电极连接第四PMOS管MP4的栅极和漏极以及第五PMOS管MP5的栅极,其发射极通过第四电阻R4和第五电阻R5的串联结构后接地;第三三极管Q3的基极连接第三电阻R3的另一端并作为所述带隙基准电路的输出端,其集电极连接第五PMOS管MP5的漏极,其发射极连接第四电阻R4和第五电阻R5的串联点;第六电阻R6和第七电阻R7串联,其串联点连接所述带隙基准电路的输出端,第七电阻R7的另一端接地;所述瞬态增强模块包括第二PMOS管MP2、第三PMOS管MP3和第二电容C2,第二PMOS管MP2的栅极连接第三PMOS管MP3的栅极和漏极以及所述带隙基准模块中第二NMOS管MN2的漏极并通过第二电容C2后连接电源电压,其漏极连接所述带隙基准模块中第二NMOS管MN2的栅极,其源极连接第三PMOS管MP3的源极并连接所述带隙基准电路的输入端;所述缓启动模块包括第一PMOS管MP1、第一三极管Q1、第一电阻R1、第二电阻R2、第一电容C1、第一开关S1、第二开关S2和第三开关S3,第一三极管Q1的基极电源电压,其集电极连接所述带隙基准模块中第二NMOS管MN2的栅极并通过第一电阻R1后连接所述带隙基准电路的输入端,其发射极连接第一PMOS管MP1的源极;第一PMOS管MP1的栅极连接所述带隙基准模块中第三三极管Q3的集电极,其漏极接地;第二电阻R2的一端连接第一电容C1的下极板,其另一端接地;第一开关S1接在电源电压和所述带隙基准模块中第六电阻R6的另一端之间;第二开关S2接在第一PMOS管MP1的栅极和第一电容C1的上极板之间;第三开关S3接在第一PMOS管MP1的漏极和第一电容C1的上极板之间。具体的,所述第一NMOS管MN1、第二NMOS管MN2、第二PMOS管MP2和第三PMOS管MP3为DMOS管。具体的,所述第三电阻R3的阻值由以下公式确定。本专利技术的有益效果为:通过动态电流补偿技术和瞬态增强技术有效改善了瞬态时电源电压的抖动问题,并通过缓启动技术改善了电路启动过程中电流和电压的过冲问题。附图说明图1所示是本专利技术提供的一种带瞬态增强的带隙基准电路的原理图。具体实施方式下面结合附图和具体实施例,详细描述本专利技术的技术方案。如图1所示是本专利技术提供的一种带瞬态增强的带隙基准电路的结构示意图,包括带隙基准模块,瞬态增强模块和缓启动模块,带隙基准模块为Brokaw型基准,包括第一NMOS管MN1、第二NMOS管MN2、第四PMOS管MP4、第五PMOS管MP5、第二三极管Q2、第三三极管Q3、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6和第七电阻R7,第一NMOS管MN1的栅极连接第二NMOS管MN2的栅极,其漏极作为带隙基准电路的输入端,其源极连接第二NMOS管MN2、第四PMOS管MP4和第五PMOS管MP5的源极并连接电源电压;第二三极管Q2的基极连接第三电阻R3的一端,其集电极连接第四PMOS管MP4的栅极和漏极以及第五PMOS管MP5的栅极,其发射极通过第四电阻R4和第五电阻R5的串联结构后接地;第三三极管Q3的基极连接第三电阻R3的另一端并作为带隙基准电路的输出端,其集电极连接第五PMOS管MP5的漏极,其发射极连接第四电阻R4和第五电阻R5的串联点;第六电阻R6和第七电阻R7串联,其串联点连接带隙基准电路的输出端,第七电阻R7的另一端接地。第三电阻R3可以用来抵消基极电流带来的基准电压的误差,在不考虑第二三极管Q2和第三三极管Q3基极电流的情况下,通过第六电阻R6和第七电阻R7的分压作用有:但是考虑到第二三极管Q2和第三三极管Q3基极电流的情况下,流过第六电阻R6和第七电阻R7的电流不相等,差值为第二三极管Q2和第三三极管Q3基极电流的两倍,所以在两个三极管的基极之间增加了一个第三电阻R3来抵消这个误差,此时第三电阻R3的电阻值为需要满足只要即可抵消基极电流带来的误差。瞬态增强模块包括第二PMOS管MP2、第三PMOS管MP3和第二电容C2,第二PMOS管MP2的栅极连接第三PMOS管MP3的栅极和漏极以及带隙基准模块中第二NMOS管MN2的漏极并通过第二电容C2后连接电源电压,其漏极连接带隙基准模块中第二NMOS管MN2的栅极,其源极连接第三PMOS管MP3的源极并连接带隙基准电路的输入端。瞬态增强模块通过第二PMOS管MP2和第三PMOS管MP3与带隙基准模块中第二NMOS管MN2形成动态电流偏置,优化了电路的瞬态响应;同时通过第二电容C2、第二PMOS管MP2和第三PMOS管MP3形成的电流镜提供的动态电流,增加第一NMOS管MN1栅极的瞬态充电电流;第二电容C2、第二PMOS管MP2和第三PMOS管MP3也组成反馈环路,防止电源电压的大幅度跌落。缓启动模块包括第一PMOS管MP1、第一三极管Q1、第一电阻R1、第二电阻R2、第一电容C1、第一开关S1、第二开关S2和第三开关S3,第一三极管Q1的基极电源电压,其集电极连接带隙基准模块中第二NMOS管MN2的栅极并通过第一电阻R1后连接带隙基准电路的输入端,其发射极连接第一PMOS管MP1的源极;第一PMOS管MP1的栅极连接带隙基准模块中第三三极管Q3的集电极,其漏极接地;第二电阻R2的一端连接第一电容C1的下极板,其另一端接地;第一开关S1接在电源电压和带隙基准模块中第六电阻R6的另一端之间;第二开关S2接在第一PMOS管MP1的栅极和第一电容C1的上极板之间;第三开关S3接在第一PMOS管MP1的漏极和第一电容C1的上极板之间。缓启动模块通过第一开关S1、第二开关S2、第三开关S3和第一电容本文档来自技高网...

【技术保护点】
1.一种带瞬态增强的带隙基准电路,包括带隙基准模块,瞬态增强模块和缓启动模块,所述带隙基准模块包括第一NMOS管(MN1)、第二NMOS管(MN2)、第四PMOS管(MP4)、第五PMOS管(MP5)、第二三极管(Q2)、第三三极管(Q3)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)和第七电阻(R7),第一NMOS管(MN1)的栅极连接第二NMOS管(MN2)的栅极,其漏极作为所述带隙基准电路的输入端,其源极连接第二NMOS管(MN2)、第四PMOS管(MP4)和第五PMOS管(MP5)的源极并连接电源电压;第二三极管(Q2)的基极连接第三电阻(R3)的一端,其集电极连接第四PMOS管(MP4)的栅极和漏极以及第五PMOS管(MP5)的栅极,其发射极通过第四电阻(R4)和第五电阻(R5)的串联结构后接地;第三三极管(Q3)的基极连接第三电阻(R3)的另一端并作为所述带隙基准电路的输出端,其集电极连接第五PMOS管(MP5)的漏极,其发射极连接第四电阻(R4)和第五电阻(R5)的串联点;第六电阻(R6)和第七电阻(R7)串联,其串联点连接所述带隙基准电路的输出端,第七电阻(R7)的另一端接地;其特征在于,所述瞬态增强模块包括第二PMOS管(MP2)、第三PMOS管(MP3)和第二电容(C2),第二PMOS管(MP2)的栅极连接第三PMOS管(MP3)的栅极和漏极以及所述带隙基准模块中第二NMOS管(MN2)的漏极并通过第二电容(C2)后连接电源电压,其漏极连接所述带隙基准模块中第二NMOS管(MN2)的栅极,其源极连接第三PMOS管(MP3)的源极并连接所述带隙基准电路的输入端;所述缓启动模块包括第一PMOS管(MP1)、第一三极管(Q1)、第一电阻(R1)、第二电阻(R2)、第一电容(C1)、第一开关(S1)、第二开关(S2)和第三开关(S3),第一三极管(Q1)的基极电源电压,其集电极连接所述带隙基准模块中第二NMOS管(MN2)的栅极并通过第一电阻(R1)后连接所述带隙基准电路的输入端,其发射极连接第一PMOS管(MP1)的源极;第一PMOS管(MP1)的栅极连接所述带隙基准模块中第三三极管(Q3)的集电极,其漏极接地;第二电阻(R2)的一端连接第一电容(C1)的下极板,其另一端接地;第一开关(S1)接在电源电压和所述带隙基准模块中第六电阻(R6)的另一端之间;第二开关(S2)接在第一PMOS管(MP1)的栅极和第一电容(C1)的上极板之间;第三开关(S3)接在第一PMOS管(MP1)的漏极和第一电容(C1)的上极板之间。...

【技术特征摘要】
1.一种带瞬态增强的带隙基准电路,包括带隙基准模块,瞬态增强模块和缓启动模块,所述带隙基准模块包括第一NMOS管(MN1)、第二NMOS管(MN2)、第四PMOS管(MP4)、第五PMOS管(MP5)、第二三极管(Q2)、第三三极管(Q3)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)和第七电阻(R7),第一NMOS管(MN1)的栅极连接第二NMOS管(MN2)的栅极,其漏极作为所述带隙基准电路的输入端,其源极连接第二NMOS管(MN2)、第四PMOS管(MP4)和第五PMOS管(MP5)的源极并连接电源电压;第二三极管(Q2)的基极连接第三电阻(R3)的一端,其集电极连接第四PMOS管(MP4)的栅极和漏极以及第五PMOS管(MP5)的栅极,其发射极通过第四电阻(R4)和第五电阻(R5)的串联结构后接地;第三三极管(Q3)的基极连接第三电阻(R3)的另一端并作为所述带隙基准电路的输出端,其集电极连接第五PMOS管(MP5)的漏极,其发射极连接第四电阻(R4)和第五电阻(R5)的串联点;第六电阻(R6)和第七电阻(R7)串联,其串联点连接所述带隙基准电路的输出端,第七电阻(R7)的另一端接地;其特征在于,所述瞬态增强模块包括第二PMOS管(MP2)、第三PMOS管(MP3)和第二电容(C2),第二PMOS管(MP2)的栅极连接第三PMOS管(MP3)的栅极和漏极以及所述带隙基准模块中第二NM...

【专利技术属性】
技术研发人员:李泽宏熊涵风洪志超赵念张成发罗仕麟
申请(专利权)人:电子科技大学
类型:发明
国别省市:四川,51

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1