一种集线器集成芯片制造技术

技术编号:18950632 阅读:4 留言:0更新日期:2018-09-15 13:18
本发明专利技术涉及一种集线器集成芯片,属于以太网技术领域。该集线器集成芯片包括:壳体和封装于所述壳体内的逻辑控制器和至少一个PHY芯片,每个所述PHY芯片均与所述逻辑控制器连接;所述逻辑控制器用于对每个所述PHY芯片传输的以太网数据进行时序整形以及将该以太网数据还原成以太网数据帧,以及在确定该以太网数据帧为有效数据帧后,将该以太网数据帧还原成所述PHY芯片可发送的数据,并通过所述至少一个PHY芯片中除当前接收以太网数据的PHY芯片的其他PHY芯片发送出去。解决了现有集线器集成度低、占用印制板面积大的缺陷,同时保证了数据传输的完整性和正确性,避免现有集线器数据传输容量较大时数据帧丢失的问题。

A hub integrated chip

The invention relates to a hub integrated chip, which belongs to the field of Ethernet technology. The hub integrated chip comprises a housing and a logic controller encapsulated in the housing and at least one PHY chip, each of which is connected to the logic controller, which is used for timing shaping of Ethernet data transmitted by each of the PHY chips, and restoring the Ethernet data to a single PHY chip. The Ethernet data frame, and after determining that the Ethernet data frame is a valid data frame, restores the Ethernet data frame to data that can be transmitted by the PHY chip, and transmits the Ethernet data frame through at least one PHY chip other than the PHY chip currently receiving Ethernet data. It solves the problems of low integration and large area of printed circuit board, ensures the integrity and correctness of data transmission, and avoids the loss of data frame when the data transmission capacity of existing hubs is large.

【技术实现步骤摘要】
一种集线器集成芯片
本专利技术属于以太网
,具体涉及一种集线器集成芯片。
技术介绍
以太网(Ethernet)是当前应用最普遍的局域网技术,使用的是带有冲突检测的载波侦听多路访问(CarrierSenseMultipleAccess/CollisionDetection,CSMA/CD)的访问控制方法,以太网可以采用多种连接介质,包括同轴缆、双绞线和光纤等。其中,网络HUB(集线器)作为构成以太网网络拓扑的基本设备,其应用于OSI参考模型第一层,因此又被称为物理层设备,其对接收到的信号进行再生整形放大,以扩大网络的传输距离,同时把所有节点集中在以它为中心的节点上。是一种不需任何软件支持或只需很少管理软件管理的硬件设备,它在网络中只起到信号放大和重发作用,其目的是扩大网络的传输范围,因而其可靠性较高,但是存在不能有效检测错误,不能保证数据传输的完整性和正确性及在数据传输容量较大时丢失数据帧的缺点。此外,现有集线器多由控制器与外围电路(如多个PHY芯片)构成,在使用时,将控制器和多个PHY芯片一一连线。
技术实现思路
鉴于此,本专利技术的目的在于提供一种集线器集成芯片,以有效地改善上述问题。本专利技术的实施例是这样实现的:本专利技术实施例提供了一种集线器集成芯片,包括:壳体和封装于所述壳体内的逻辑控制器和至少一个PHY芯片,每个所述PHY芯片均与所述逻辑控制器连接。所述逻辑控制器用于对每个所述PHY芯片传输的以太网数据进行时序整形以及将该以太网数据还原成以太网数据帧,以及在确定该以太网数据帧为有效数据帧后,将该以太网数据帧还原成所述PHY芯片可发送的数据,并通过所述至少一个PHY芯片中除当前接收以太网数据的PHY芯片的其他PHY芯片发送出去。在本专利技术可选的实施例中,所述逻辑控制器包括:至少一个以太网接口模块、至少一个双向解码模块、数据帧采集模块和仲裁判断模块;每个所述以太网接口模块与一个所述双向解码模块连接,每个所述双向解码模块还分别与所述数据帧采集模块和所述仲裁判断模块连接;每个所述以太网接口模块用于接收与自身连接的所述PHY芯片传输的以太网数据;每个所述双向解码模块用于对与自身连接的所述以太网接口模块传输的以太网数据进行时序整形以及将该以太网数据还原成以太网数据帧发送给所述数据帧采集模块;以及还用于将仲裁判断模块发送的以太网数据帧还原成所述PHY芯片可发送的数据发送给与自身相连接的所述以太网接口模块;所述数据帧采集模块用于对每个所述双向解码模块发送的以太网数据帧进行收集,并将收集完成的以太网数据帧发送给所述仲裁判断模块;所述仲裁判断模块用于判断该以太网数据帧是否为有效数据帧,以及在确定该以太网数据帧为有效数据帧后,将该以太网数据帧发送给所述至少一个双向解码模块中除当前接收以太网数据的双向解码模块的其他双向解码模块。在本专利技术可选的实施例中,所述至少一个PHY芯片包括:4个PHY芯片,所述逻辑控制器包括:至少4个以太网接口模块和至少4个双向解码模块,一个PHY芯片与一个以太网接口模块连接。在本专利技术可选的实施例中,所述逻辑控制器包括:6个以太网接口模块和6个双向解码模块,所述6个以太网接口模块包括两个RMII接口模块和4个MII接口模块,一个所述PHY芯片与一个所述MII接口模块连接。在本专利技术可选的实施例中,所述4个MII接口模块均为电口模块。在本专利技术可选的实施例中,所述4个MII接口模块均为光口模块。在本专利技术可选的实施例中,所述4个MII接口模块为1个光口模块和3个电口模块、2个光口模块和2个电口模块或3个光口模块和1个电口模块。在本专利技术可选的实施例中,所述逻辑控制器为FPGA芯片。在本专利技术可选的实施例中,采用标准的BGA473封装壳体对所述逻辑控制器和4个所述PHY芯片进行封装。在本专利技术可选的实施例中,所述壳体的封装长度选自10mm至30mm之间的任一数值,封装宽度选自10mm至30mm之间的任一数值。本专利技术实施例提供的集线器集成芯片,将逻辑控制器和至少一个PHY芯片封装在壳体内,使其具备逻辑控制器的逻辑控制功能和PHY芯片的接口功能,不仅解决了现有集线器集成度低、占用印制板面积大的缺陷,同时也解决了控制器和PHY芯片连接时,需花费大量时间接线以及因线路复杂容易出错的技术问题;此外,该逻辑控制器还用于对PHY芯片传输的以太网数据进行时序整形以及将该以太网数据还原成以太网数据帧,以及确定该以太网数据帧是否为有效数据帧,在确定该以太网数据帧为有效数据帧后,将该以太网数据帧还原成所述PHY芯片可发送的数据,保证了数据传输的完整性和正确性,避免现有集线器数据传输容量较大时数据帧丢失的问题。本专利技术的其他特征和优点将在随后的说明书阐述,并且,部分地从说明书中变得显而易见,或者通过实施本专利技术实施例而了解。本专利技术的目的和其他优点可通过在所写的说明书、权利要求书以及附图中所特别指出的结构来实现和获得。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本专利技术的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。通过附图所示,本专利技术的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本专利技术的主旨。图1示出了本专利技术一实施例提供的一种集线器集成芯片的结构示意图。图2示出了本专利技术实施例提供的一种集线器集成芯片的封装示意图。图3示出了本专利技术实施例提供的一种逻辑控制器的结构示意图。图4示出了本专利技术又一实施例提供的一种集线器集成芯片的结构示意图。图标:100-集线器集成芯片;110-壳体;120-逻辑控制器;121-以太网接口模块;122-双向解码模块;123-数据帧采集模块;124-仲裁判断模块;130-PHY芯片。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚,下面将结合本专利技术实施例中的附图,对本专利技术实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本专利技术一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本专利技术实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本专利技术的实施例的详细描述并非旨在限制要求保护的本专利技术的范围,而是仅仅表示本专利技术的选定实施例。基于本专利技术中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本专利技术保护的范围。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。在本专利技术的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该专利技术产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本专利技术和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本专利技术的限制。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。在本专利技术的描述中,还需要说明的是,除非另有明确的规本文档来自技高网...

【技术保护点】
1.一种集线器集成芯片,其特征在于,包括:壳体和封装于所述壳体内的逻辑控制器和至少一个PHY芯片,每个所述PHY芯片均与所述逻辑控制器连接;所述逻辑控制器用于对每个所述PHY芯片传输的以太网数据进行时序整形以及将该以太网数据还原成以太网数据帧,以及在确定该以太网数据帧为有效数据帧后,将该以太网数据帧还原成所述PHY芯片可发送的数据,并通过所述至少一个PHY芯片中除当前接收以太网数据的PHY芯片的其他PHY芯片发送出去。

【技术特征摘要】
1.一种集线器集成芯片,其特征在于,包括:壳体和封装于所述壳体内的逻辑控制器和至少一个PHY芯片,每个所述PHY芯片均与所述逻辑控制器连接;所述逻辑控制器用于对每个所述PHY芯片传输的以太网数据进行时序整形以及将该以太网数据还原成以太网数据帧,以及在确定该以太网数据帧为有效数据帧后,将该以太网数据帧还原成所述PHY芯片可发送的数据,并通过所述至少一个PHY芯片中除当前接收以太网数据的PHY芯片的其他PHY芯片发送出去。2.根据权利要求1所述的集线器集成芯片,其特征在于,所述逻辑控制器包括:至少一个以太网接口模块、至少一个双向解码模块、数据帧采集模块和仲裁判断模块;每个所述以太网接口模块与一个所述双向解码模块连接,每个所述双向解码模块还分别与所述数据帧采集模块和所述仲裁判断模块连接;每个所述以太网接口模块用于接收与自身连接的所述PHY芯片传输的以太网数据;每个所述双向解码模块用于对与自身连接的所述以太网接口模块传输的以太网数据进行时序整形以及将该以太网数据还原成以太网数据帧发送给所述数据帧采集模块;以及还用于将仲裁判断模块发送的以太网数据帧还原成所述PHY芯片可发送的数据发送给与自身相连接的所述以太网接口模块;所述数据帧采集模块用于对每个所述双向解码模块发送的以太网数据帧进行收集,并将收集完成的以太网数据帧发送给所述仲裁判断模块;所述仲裁判断模块用于判断该以太网数据帧是否为有效数据帧,以及在确定该以太网数据帧为有效数据帧后,将该...

【专利技术属性】
技术研发人员:张上伟杨文阁王晓強
申请(专利权)人:河南思维轨道交通技术研究院有限公司
类型:发明
国别省市:河南,41

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1