半导体装置封装及制造半导体装置封装的方法制造方法及图纸

本发明专利技术的至少一些实施例涉及一种用于封装半导体装置的衬底。所述衬底包含具有第一表面的第一介电层、邻近于所述第一介电层的所述第一表面的第一图案化导电层及导电柱。所述第一图案化导电层包含第一导电垫及第二导电垫。所述导电柱安置于所述第一导电垫上。所述导电柱包含第一部分及第二部分。所述导电柱的所述第一部分及所述第二部分通过所述第一介电层暴露。所述导电柱的所述第一部分具有对应于所述第一部分的顶部管线宽度的第一宽度，并且所述导电柱的所述第二部分具有一宽度。所述导电柱的所述第二部分的所述宽度大于所述导电柱的所述第一部分的所述第一宽度。

Semiconductor device encapsulation and manufacturing method for semiconductor device package

At least some embodiments of the invention relate to a substrate for encapsulating semiconductor devices. The substrate comprises a first dielectric layer having a first surface, a first patterned conductive layer adjacent to the first dielectric layer and a conductive column. The first patterned conductive layer comprises a first conductive pad and a two conductive pad. The conductive column is positioned on the first conductive pad. The conductive column comprises the first part and the two part. The first part and the second part of the conductive column are exposed through the first dielectric layer. The first part of the conductive column has a first width corresponding to the top line width of the first part, and the second part of the conductive column has a width. The width of the second part of the conductive column is larger than that of the first part of the conductive column.

【技术实现步骤摘要】
半导体装置封装及制造半导体装置封装的方法相关申请案的交叉参考本申请案是2017年3月6日提交的第15/450,598号美国临时申请案的部分继续申请，该申请案的内容以引用方式全文并入本文中。本申请案主张2017年9月8日提交的第15/699,810号美国申请案的权益及优先权
本专利技术涉及一种用于封装半导体装置的衬底，及一种衬底的导电柱，所述导电柱包含具有第一宽度的第一部分及具有第二宽度的第二部分。导电柱的第一部分及第二部分通过介电层暴露并且第二宽度大于第一宽度。
技术介绍
在一些半导体装置封装，例如堆叠封装(PoP)结构中，上部衬底堆叠在下部衬底上。焊料球可用于将上部衬底连接到下部衬底以形成半导体装置封装。然而，控制焊料球的大小/尺寸可能具有挑战性，并且可这能会不利地影响上部衬底及下部衬底的组合件。此外，焊料球的宽度及间距可大于所需宽度及间距。可具有相对更好的高度均匀性及相对较小的宽度及间距的铜(Cu)柱可用于替换上部衬底与下部衬底之间的焊料球。然而，随着技术进步，半导体装置封装正在缩小，但铜柱的高度及对应制造工艺仍可能产生问题。
技术实现思路
在一些实施例中，根据一个方面，用于封装半导体装置的衬底包含具有第一表面的第一介电层、邻近于所述第一介电层的所述第一表面的第一图案化导电层及导电柱。所述第一图案化导电层包含第一导电垫及第二导电垫。所述导电柱安置于所述第一导电垫上。所述导电柱包含第一部分及第二部分。所述导电柱的所述第一部分及所述第二部分通过所述第一介电层暴露。所述导电柱的所述第一部分具有对应于所述第一部分的顶部管线宽度的第一宽度，并且所述导电柱的所述第二部分具有一宽度。所述导电柱的所述第二部分的所述宽度大于所述导电柱的所述第一部分的所述第一宽度。在一些实施例中，根据另一方面，半导体装置封装包含第一衬底、半导体装置、第二衬底及安置于所述第一衬底与所述第二衬底之间的包封物。所述第一衬底包含具有第一表面的第一介电层、邻近于所述第一介电层的所述第一表面的第一图案化导电层及导电柱。所述第一图案化导电层包含邻近于所述第一衬底的外周的第一导电垫及邻近于所述第一衬底的中心的第二导电垫。所述导电柱安置于所述第一导电垫上。所述导电柱包含第一部分及第二部分。所述导电柱的所述第一部分及所述第二部分通过所述第一介电层暴露。所述导电柱的所述第一部分具有对应于所述第一部分的顶部管线宽度的宽度，并且所述导电柱的所述第二部分具有一宽度。所述导电柱的所述第二部分的所述宽度大于所述导电柱的所述第一部分的所述宽度。所述半导体装置安置于所述第一衬底上并且电连接到所述第二导电垫。所述第二衬底电连接到所述第一导电垫。在一些实施例中，根据另一方面，公开一种用于制造衬底的方法。所述方法包含：提供第一介电层及邻近于所述第一介电层的第一表面的第一图案化导电层，所述第一图案化导电层包含第一导电垫及第二导电垫；将第一光致抗蚀剂层提供于所述第一介电层上；图案化所述第一光致抗蚀剂层以暴露所述第一导电垫；在所述图案化第一光致抗蚀剂层上形成第二导电层；将第二光致抗蚀剂层提供于所述第二导电层上；图案化所述第二光致抗蚀剂层，所述图案化第二光致抗蚀剂层位于所述第一导电垫上；蚀刻所述第二导电层以形成包括第一部分及第二部分的导电柱；及移除所述图案化第一光致抗蚀剂层以暴露所述导电柱的所述第二部分。附图说明图1A说明根据本专利技术的一些实施例的衬底的截面图。图1B说明根据本专利技术的一些实施例的导电柱的截面图。图2A说明根据本专利技术的一些实施例的衬底的截面图。图2B说明根据本专利技术的一些实施例的导电柱的截面图。图3A说明根据本专利技术的一些实施例的衬底的截面图。图3B说明根据本专利技术的一些实施例的导电柱的截面图。图4A说明根据本专利技术的一些实施例的衬底的截面图。图4B说明根据本专利技术的一些实施例的导电柱的截面图。图5说明根据本专利技术的一些实施例的半导体装置封装的截面图。图6A说明根据本专利技术的一些实施例的制造衬底的方法。图6B说明根据本专利技术的一些实施例的制造衬底的方法。图6C说明根据本专利技术的一些实施例的制造衬底的方法。图6D说明根据本专利技术的一些实施例的制造衬底的方法。图6E说明根据本专利技术的一些实施例的制造衬底的方法。图6F说明根据本专利技术的一些实施例的制造衬底的方法。图6G说明根据本专利技术的一些实施例的制造衬底的方法。图7A说明根据本专利技术的一些实施例的制造衬底的方法。图7B说明根据本专利技术的一些实施例的制造衬底的方法。图7C说明根据本专利技术的一些实施例的制造衬底的方法。图7D说明根据本专利技术的一些实施例的制造衬底的方法。图7E说明根据本专利技术的一些实施例的制造衬底的方法。图7F说明根据本专利技术的一些实施例的制造衬底的方法。图8A说明根据本专利技术的一些实施例的制造衬底的方法。图8B说明根据本专利技术的一些实施例的制造衬底的方法。图8C说明根据本专利技术的一些实施例的制造衬底的方法。图8D说明根据本专利技术的一些实施例的制造衬底的方法。图8E说明根据本专利技术的一些实施例的制造衬底的方法。图8F说明根据本专利技术的一些实施例的制造衬底的方法。图9A说明根据本专利技术的一些实施例的制造衬底的方法。图9B说明根据本专利技术的一些实施例的制造衬底的方法。图9C说明根据本专利技术的一些实施例的制造衬底的方法。图9D说明根据本专利技术的一些实施例的制造衬底的方法。图9E说明根据本专利技术的一些实施例的制造衬底的方法。图9F说明根据本专利技术的一些实施例的制造衬底的方法。图10A说明根据比较实例的制造衬底的方法。图10B说明根据比较实例的制造衬底的方法。图10C说明根据比较实例的制造衬底的方法。图10D说明根据比较实例的制造衬底的方法。图11A说明根据比较实例的制造衬底的方法。图11B说明根据比较实例的制造衬底的方法。图11C说明根据比较实例的制造衬底的方法。图11D说明根据比较实例的制造衬底的方法。具体实施方式贯穿图式及详细描述使用共同参考标号来指示相同或相似元件。根据以下结合附图作出的详细描述将容易地理解本专利技术的实施例。相对于某一组件或组件群组或组件或组件群组的某一平面而指定空间描述，例如“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“垂直”、“水平”、“侧面”、“较高”“较低”、“上部”、“之上”、“之下”等，以用于定向如相关联图中所示的组件。应理解，本文中所使用的空间描述仅出于说明的目的，并且本文中所描述的结构的实际实施方案可以任何取向或方式在空间上布置，其限制条件为本专利技术的实施例的优点是不会因此布置而有偏差。图1A是根据本专利技术的一些实施例的用于封装半导体装置的衬底1的截面图。衬底1包含介电层10、图案化导电层11、介电层12、导电柱13、导电层16、介电层17、图案化导电层18及互连元件19。介电层10具有表面101及与所述表面101相对的表面102。介电层10包含树脂层及玻璃纤维。图案化导电层11邻近于介电层10的表面101。图案化导电层11包含导电垫111及导电垫112。导电垫111邻近于衬底1的外周。导电垫112邻近于衬底1的中心。导电垫112比导电垫111更靠近衬底1的中心。图案化导电层11的导电垫111及导电垫112中的每一个内嵌于介电层10中。在一些实施例中，两个导电垫112可由两个导电垫111包围。两个导电垫112可本文档来自技高网...

【技术保护点】
1.一种用于封装半导体装置的衬底，其包括：第一介电层，其具有第一表面；第一图案化导电层，其邻近于所述第一介电层的所述第一表面，所述第一图案化导电层包括第一导电垫及第二导电垫；及导电柱，其安置于所述第一导电垫上，所述导电柱包括第一部分及第二部分，其中所述导电柱的所述第一部分及所述第二部分通过所述第一介电层暴露，及其中所述导电柱的所述第一部分具有对应于所述第一部分的顶部管线宽度的第一宽度且所述导电柱的所述第二部分具有一宽度，并且所述导电柱的所述第二部分的所述宽度大于所述导电柱的所述第一部分的所述第一宽度。

【技术特征摘要】
2017.03.06 US 15/450,598;2017.09.08 US 15/699,8101.一种用于封装半导体装置的衬底，其包括：第一介电层，其具有第一表面；第一图案化导电层，其邻近于所述第一介电层的所述第一表面，所述第一图案化导电层包括第一导电垫及第二导电垫；及导电柱，其安置于所述第一导电垫上，所述导电柱包括第一部分及第二部分，其中所述导电柱的所述第一部分及所述第二部分通过所述第一介电层暴露，及其中所述导电柱的所述第一部分具有对应于所述第一部分的顶部管线宽度的第一宽度且所述导电柱的所述第二部分具有一宽度，并且所述导电柱的所述第二部分的所述宽度大于所述导电柱的所述第一部分的所述第一宽度。2.根据权利要求1所述的衬底，其中所述导电柱的所述第一部分具有对应于所述第一部分的底部管线宽度的第二宽度，并且所述导电柱的所述第一部分的所述第二宽度大于所述导电柱的所述第一部分的所述第一宽度。3.根据权利要求1所述的衬底，其中所述导电柱的所述第二部分的所述宽度与所述导电柱的所述第二部分的高度的比率大于或等于约1。4.根据权利要求3所述的衬底，其中所述导电柱的所述第一部分从所述导电柱的所述第一部分的底部朝向所述导电柱的所述第一部分的顶部逐渐变细。5.根据权利要求1所述的衬底，其进一步包括安置于所述导电柱与所述第一导电垫之间的晶种层。6.根据权利要求1所述的衬底，其进一步包括导电层，其中所述导电柱的所述第二部分的侧壁由所述导电层覆盖。7.根据权利要求6所述的衬底，其中所述导电层是晶种层。8.根据权利要求1所述的衬底，其进一步包括安置于所述第一图案化导电层与所述导电柱之间的第二图案化导电层。9.根据权利要求8所述的衬底，其进一步包括安置于所述第一介电层上的第二介电层，其中所述第二图案化导电层的至少第一部分内嵌于所述第二介电层中。10.根据权利要求9所述的衬底，其中所述第二介电层包括光敏材料，并且所述第二图案化导电层内嵌于所述第二介电层中。11.根据权利要求9所述的衬底，其中所述第二介电层包括阻焊材料，并且其中所述第二图案化导电层包括所述第一部分及第二部分，并且所述第二图案化导电层的所述第二部分通过所述第二介电层暴露。12.根据权利要求11所述的衬底，其中所述第二图案化导电层具有T形结构。13.根据权利要求1所述的衬底，其中所述导电柱进一步包括安置于所述导电柱的所述第二部分与所述第一图案化导电层之间的第三部分。14.根据权利要求13所述的衬底，其进一步包括安置于所述第一介电层上的第二介电层，其中所述导电柱的所述第三部分的一部分内嵌于所述第二介电层中。15.根据权利要求14所述的衬底，其中所述导电柱的所述第三部分具有一宽度，并且所述导电柱的所述第二部分的所述宽度大于所述导电柱的...

【专利技术属性】
技术研发人员：蔡丽娟，李志成，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾,71