半导体存储装置的制作方法制造方法及图纸

本发明专利技术公开一种半导体存储装置的制作方法，包括下列步骤：首先，提供半导体基底，半导体基底上定义有存储单元区与周围区。在存储单元区形成多个位线结构。在该周围区形成栅极结构。形成一间隙子层覆盖半导体基底、栅极结构与位线结构。间隙子层部分位于存储单元区且部分位于周围区。对间隙子层进行一第一蚀刻制作工艺，用以将位于存储单元区的间隙子层部分移除。至少部分的间隙子层于第一蚀刻制作工艺之后残留于存储单元区中。在第一蚀刻制作工艺之后，进行一第二蚀刻制作工艺，用以将残留于存储单元区中的间隙子层移除。

Manufacturing method of semiconductor storage device

The invention discloses a fabrication method of a semiconductor storage device, which comprises the following steps: firstly, a semiconductor substrate is provided, and a storage cell area and a peripheral area are defined on the semiconductor substrate. Multiple bit line structures are formed in the storage cell area. A grid structure is formed in the surrounding area. A gap layer is formed to cover the semiconductor substrate, the grid structure and the bit line structure. The gap sublayer is located in the storage area and partly in the surrounding area. A first etching process is performed on the gap sublayer for removing part of the gap sublayer located in the memory cell area. At least part of the gap sublayer remains in the storage cell area after the first etching process. After the first etching fabrication process, a second etching fabrication process is performed to remove the interstitial sublayer remaining in the memory cell area.

【技术实现步骤摘要】
半导体存储装置的制作方法
本专利技术涉及一种半导体存储装置的制作方法，尤其是涉及一种利用两次蚀刻制作工艺来移除位于半导体存储装置的存储单元区中的间隙子层的制作方法。
技术介绍
动态随机存取存储器(dynamicrandomaccessmemory，以下简称为DRAM)为一种挥发性(volatile)存储器，是许多电子产品中不可或缺的关键元件。DRAM由数目庞大的存储单元(memorycell)聚集形成一阵列区，用来存储数据，而每一存储单元可由一金属氧化半导体(metaloxidesemiconductor，以下简称为MOS)晶体管与一电容(capacitor)串联组成。存储单元的MOS晶体管结构因产品需求或/及存储单元密度等考虑而有许多不同的结构设计，故有时存储单元的MOS晶体管结构会与同一芯片上其他区域的晶体管结构不同，进而造成制作工艺上的复杂度提升。因此，如何有效地整合存储单元的MOS晶体管与其他区域中不同晶体管的制作工艺对于相关业界来说是非常重要的课题。
技术实现思路
本专利技术提供了一种半导体存储装置的制作方法，利用两次蚀刻制作工艺来移除位于半导体存储装置的存储单元区中的间隙子层，由此改善使用单一湿式蚀刻制作工艺来移除间隙子层时的蚀刻剂所需用量较多、所需蚀刻时间较长以及侧蚀状况均匀性不佳等问题。本专利技术的一实施例提供一种半导体存储装置的制作方法，包括下列步骤。首先，提供一半导体基底。半导体基底上定义有一存储单元区以及一周围区。在存储单元区形成多个位线结构。在周围区形成一栅极结构。形成一间隙子层，间隙子层覆盖半导体基底、栅极结构以及位线结构。间隙子层部分位于存储单元区且部分位于周围区。对间隙子层进行一第一蚀刻制作工艺，用以将位于存储单元区的间隙子层部分移除。至少部分的间隙子层于第一蚀刻制作工艺之后残留于存储单元区中。在第一蚀刻制作工艺之后，进行一第二蚀刻制作工艺，用以将残留于存储单元区中的间隙子层移除。附图说明图1至图6为本专利技术一实施例的半导体存储装置的制作方法示意图，其中图2为在图1的状况下的位线结构的剖面示意图；图3为图1之后的状况示意图；图4为在图3的状况下的位线结构的剖面示意图；图5为图3之后的状况示意图；图6为在图5的状况下的位线结构的剖面示意图。主要元件符号说明10半导体基底11浅沟槽隔离12沟槽隔离13主动区21字符线介电层22字符线23字符线盖层31绝缘层32栅极介电层41非金属导电层41A第一非金属导电层41B第二非金属导电层42阻障层42A第一阻障层42B第二阻障层43金属层43A第一金属层43B第二金属层44盖层44A位线盖层44B栅极盖层50介电层50S第一间隙子60间隙子层61第三间隙子62第二间隙子70图案化掩模层91第一蚀刻制作工艺92第二蚀刻制作工艺BL位线结构D1第一方向D2第二方向D3垂直方向GS栅极结构R1存储单元区R2周围区具体实施方式请参阅图1至图6。图1至图6所绘示为本专利技术一实施例的半导体存储装置的制作方法示意图，其中图1、图3以及图5为存储单元区以及周围区的剖面示意图，而图2、图4以及图6为位线结构的剖面示意图。本实施例提供一种半导体存储装置的制作方法，包括下列步骤。首先，如图1与图2所示，提供一半导体基底10，半导体基底10上可定义有一存储单元区R1以及一周围区R2。存储单元区R1中可用以形成多个存储单元(memorycell)，而周围区R2中可用以形成存储单元以外的其他元件，例如控制字符线或/及位线信号传递的晶体管，但并不以此为限。半导体基底10可包括硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘(silicon-on-insulator，SOI)基底，但不以此为限。在本实施例中，半导体基底10的存储单元区R1中可形成有一浅沟槽隔离11，用以于半导体基底10的存储单元区R1中定义出多个主动区13，而存储单元区R1与周围区R2之间可通过在半导体基底10中形成一沟槽隔离12来形成隔离效果。浅沟槽隔离11与沟槽隔离12可利用蚀刻方式于半导体基底10中形成多个沟槽，再于沟槽中填入绝缘材料例如氧化硅而形成，但并不以此为限。在一些实施例中，亦可视需要使用其他适合的方式形成浅沟槽隔离11与沟槽隔离12。此外，半导体基底10的存储单元区R1中可形成多条字符线(wordline)22，而本实施例的字符线22可为埋入式字符线(buriedwordline)，但并不以此为限。字符线22可利用以埋入方式形成于半导体基底10与浅沟槽隔离11中，字符线22与半导体基底10之间可形成一字符线介电层21，而字符线22上可形成有一字符线盖层23覆盖字符线22。上述的字符线介电层21、字符线22以及字符线盖层23可通过先于半导体基底10以及浅沟槽隔离11中形成多个沟槽，再于沟槽中依序形成字符线介电层21、字符线22以及字符线盖层23，但并不以此为限。在一些实施例中，字符线介电层21可包括氧化硅或其他适合的介电材料，字符线22可包括铝(Al)、钨(W)、铜(Cu)、钛铝合金(TiAl)或其他适合的导电材料，而字符线盖层23可包括氮化硅、氮氧化硅、氮碳化硅或其他适合的绝缘材料。然后，如图1与图2所示，在半导体基底10的存储单元区R1形成多个位线结构BL，且于半导体基底10的周围区R2形成至少一栅极结构GS。各位线结构BL沿一第一方向D1延伸，且多个位线结构BL可沿一第二方向D2排列。此外，各位线结构BL亦可视需要部分延伸至周围区R2，但并不以此为限。在一些实施例中，可利用对一多层堆叠结构进行图案化而分别于存储单元区R1以及周围区R2中形成位线结构BL与栅极结构GS，但本专利技术并不以此为限而亦可视需要以不同的材料或/及制作工艺来分别形成位线结构BL以及栅极结构GS。举例来说，可于半导体基底10上形成一非金属导电层41、一阻障层42、一金属层43以及一盖层44依序堆叠的多层堆叠结构，再对此多层堆叠结构进行图案化而形成位线结构BL与栅极结构GS。非金属导电层41可包括多晶硅、非晶硅或其他含硅或不含硅的非金属导电材料，阻障层42可包括钛、钨硅化物(WSi)、氮化钨(WN)或其他适合的阻障材料，金属层43可包括铝、钨、铜、钛铝合金或其他适合的低电阻金属导电材料，而盖层44可包括氮化硅、氮氧化硅、氮碳化硅或其他适合的绝缘材料。因此，各位线结构BL可包括依序堆叠的一第一非金属导电层41A、一第一阻障层42A、一第一金属层43A以及一位线盖层44A，而栅极结构GS可包括依序堆叠的一第二非金属导电层41B、一第二阻障层42B、一第二金属层43B以及一栅极盖层44B，但并不以此为限。此外，在上述的多层堆叠结构形成之前，可先于半导体基底10的存储单元区R1上形成一绝缘层31覆盖字符线盖层23、浅沟槽隔离11、以及主动区13，并可形成一主动区开孔贯穿绝缘层31并暴露出部分的主动区13，而上述的多层堆叠结构可形成于绝缘层31上以及主动区开孔中，由此使得后续形成的位线结构BL可与对应的主动区13接触而形成电性连接。此外，周围区R2的半导体基底10与栅极结构GS之间可形成一栅极介电层32，用以当作栅极结构GS所对应晶体管中的栅极介电层，但并不以此为限。之后，在半导体基底10上形成一间隙子层60，间隙子层60覆盖半本文档来自技高网...

【技术保护点】
1.一种半导体存储装置的制作方法，包括：提供一半导体基底，该半导体基底上定义有一存储单元区以及一周围区；在该存储单元区形成多个位线结构；在该周围区形成至少一栅极结构；形成一间隙子层，该间隙子层覆盖该半导体基底、该栅极结构以及该多个位线结构，其中该间隙子层部分位于该存储单元区且部分位于该周围区；对该间隙子层进行一第一蚀刻制作工艺，用以将位于该存储单元区的该间隙子层部分移除，其中至少部分的该间隙子层于该第一蚀刻制作工艺之后残留于该存储单元区中；以及在该第一蚀刻制作工艺之后，进行一第二蚀刻制作工艺，用以将残留于该存储单元区中的该间隙子层移除。

【技术特征摘要】
1.一种半导体存储装置的制作方法，包括：提供一半导体基底，该半导体基底上定义有一存储单元区以及一周围区；在该存储单元区形成多个位线结构；在该周围区形成至少一栅极结构；形成一间隙子层，该间隙子层覆盖该半导体基底、该栅极结构以及该多个位线结构，其中该间隙子层部分位于该存储单元区且部分位于该周围区；对该间隙子层进行一第一蚀刻制作工艺，用以将位于该存储单元区的该间隙子层部分移除，其中至少部分的该间隙子层于该第一蚀刻制作工艺之后残留于该存储单元区中；以及在该第一蚀刻制作工艺之后，进行一第二蚀刻制作工艺，用以将残留于该存储单元区中的该间隙子层移除。2.如权利要求1所述的半导体存储装置的制作方法，其中该第一蚀刻制作工艺不同于该第二蚀刻制作工艺。3.如权利要求2所述的半导体存储装置的制作方法，其中该第一蚀刻制作工艺包括一各向异性蚀刻制作工艺，而该第二蚀刻制作工艺包括一各向同性蚀刻制作工艺。4.如权利要求1所述的半导体存储装置的制作方法，其中该第一蚀刻制作工艺包括一回蚀刻制作工艺，用以移除于一垂直于该半导体基底的垂直方向上覆盖该栅极结构以及该多个位线结构的该间隙子层。5.如权利要求4所述的半导体存储装置的制作方法，还包括：在该间隙子层形成之前，形成一介电层覆盖该多个位线结构，其中该第一蚀刻制作工艺停止于该介电层上。6.如权利要求5所述的半导体存储装置的制作方法，其...

【专利技术属性】
技术研发人员：陈昱磬，邹世芳，游奎轩，庄慧伶，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71