具有固定带宽接口的存储器设备中的集成的错误检查和校正（ECC）制造技术

一种具有固定带宽接口的多管芯存储器设备可以选择性地将多个存储器管芯的接口的部分连接作为用于多管芯设备的存储器通道。存储器管芯的接口比特的选择性应用使得在没有足够的连接器来交换ECC信息的存储器设备中ECC(错误检查和校正)的应用。该装置包括用于选择性地将CAS(列地址选择)信号应用于存储器管芯以选择性地连接存储器管芯的连接器的电路。CAS选择可以提供各种配置，其中第一存储器管芯接口的所选择的比特与第二存储器管芯接口的所选择的比特或多个比特组合以提供设备接口。存储器管芯可以在字节模式中操作，以只应用其数据I/O(输入/输出)接口的一半，并将CAS加倍以提供对存储器阵列的存取。

Integrated error checking and correction in memory devices with fixed bandwidth interfaces (ECC)

A multicore memory device with a fixed bandwidth interface can selectively connect parts of the interfaces of multiple memory cores as memory channels for multicore devices. The selective application of interface bits in memory cores enables the use of ECC (error checking and correction) in memory devices that do not have enough connectors to exchange ECC information. The device includes a circuit for selectively applying the CAS (column address selection) signal to the memory core to selectively connect the connector of the memory core. CAS selection may provide various configurations in which selected bits of the first memory core interface and selected bits or combinations of bits of the second memory core interface provide device interfaces. The memory core can operate in byte mode to apply only half of its data I/O (input/output) interface and double the CAS to provide access to the memory array.

【技术实现步骤摘要】
具有固定带宽接口的存储器设备中的集成的错误检查和校正(ECC)优先权本申请是基于2017年3月2日提交的美国临时申请第62/465,837号的非临时申请，并且要求该申请的优先权益。该临时申请通过引用被并入到本文中。
本描述总体上涉及计算机存储器系统，并且更具体的描述涉及将错误检查和校正集成在能够进行字节模式操作的存储器设备中。
技术介绍
包括服务器、桌面型计算机或膝上型计算机、移动设备、或消费性和商业电子产品的几乎任何各种电子设备都利用存储器资源来存储并且管理数据以及代码以用于由处理资源执行。存储器设备制造工艺特征几何尺寸持续缩小，这使得存储器密度持续增加。然而，缩放为更高的密度很可能会增加存储器设备中的错误的数量。一种用于解决存储器错误的技术是采用ECC(错误检查和校正，也被称为纠错编码)。传统地，存储器控制器执行错误检查和校正。然而，使用ECC通常需要交换更多的数据比特，这可能需要总线宽度增加以及到存储器设备数据接口的相对应的改变。低功耗存储器设备通常具有x16接口、或者具有16个连接器和相对应的16个内部数据路径的数据总线接口。因此，ECC应用于低功耗存储器设备通常涉及添加第二设备、或添加接近两倍的存储器以允许ECC。虽然浪费了资源，但是存储器设备的数量加倍通常是仅有的实际的选项，出于ECC的目的实现到低功耗存储器的接口改变，将会需要对存储器的I/O(输入/输出)接口的大量的重新设计和大量的内部重新设计以提供信号线以用于ECC信息的交换。因此，针对其中ECC被认为是必要的系统，传统地会使用非低功耗存储器。然而，存在操作条件，例如，高温度环境，其中低功耗存储器比标准商品存储器表现得更好。在这样的系统中，使用低功耗存储器设备，并且为了能够实现ECC，系统将被部署有所需要的多个设备。附图说明以下描述包括对附图的讨论，该讨论具有通过本专利技术的实现的示例给出的示例性示出。附图应当通过示例而不是通过限制的方式来理解。如本文中所使用的，对一个或多个“实施例”或“示例”的引用将被理解为描述包括在本专利技术的至少一个实现中的特定特征、结构、和/或特性。因此，出现在本文中的短语(例如，“在一个示例中”或“在可替代实现中”)描述了本专利技术的各种示例和实现，并且不一定所有都指代相同的示例。然而，它们也不一定相互排斥。图1是用于将ECC应用于具有固定的通道宽度而没有传统的ECC比特分配的多芯片存储器的系统的示例的框图。图2A是存储器设备接口的示例的表示，其中在字节模式中使用的x16接口实现x9接口以用于ECC的实现。图2B是设备的示例的框图，其中在字节模式中使用的x16接口实现x9接口以用于ECC的实现。图3A是存储器设备的示例的表示，其中添加附加的I/O路径以在两个x16设备之上扩展数据和ECC比特路径，以实现三个x9接口以用于ECC的实现。图3B是设备的示例的框图，其中在固定宽度的通道内添加附加的I/O路径以在两个x16设备之上扩展数据和ECC比特路径，以实现三个x9接口以用于ECC的实现。图4A是存储器设备接口的示例的表示，其中列选择线被多路复用以将存储区域分离为多个部分以用于在两个设备之上扩展数据和ECC比特路径，而不必增加I/O路径。图4B是具有图4A的两个非断言的列选择线的存储器设备接口的示例的表示。图4C是具有图4A的两个断言的列选择线的存储器设备接口的示例的表示。图4D是具有图4A的一个断言的和一个非断言的列选择线的存储器设备接口的示例的表示。图4E是存储器设备接口的示例的框图，其中列选择线被多路复用以将存储区域分离为多个部分以用于在两个设备之上扩展数据和ECC比特路径，而不必增加I/O路径。图4F是设备的示例的框图，其中列选择线被多路复用以将存储区域分离为多个部分以用于在两个设备之上扩展数据和ECC比特路径，而不必增加I/O路径。图5是可以与不同带宽的系统数据总线接合以实现字节模式操作的存储器设备的示例的框图。图6是可以在不同的模式中与不同带宽的系统数据总线接合的存储器设备的示例的框图。图7是示出了到存储器元件的I/O路径和选择逻辑的存储器设备的示例的框图。图8是用于在传统上不实现ECC的具有固定宽度的通道的多芯片环境中提供ECC的过程的示例的流程图。图9是其中可以实现ECC的具有字节模式存储器的存储器子系统的示例的框图。图10是其中低功耗存储器设备可以在字节模式中被实现具有ECC的计算系统的示例的框图。图11是其中低功耗存储器设备可以在字节模式中被实现具有ECC的移动设备的示例的框图。以下是对某些细节和实现的描述，包括对附图的描述，其可以描绘下面所述的示例中的一些或所有，以及讨论本文中呈现的专利技术的概念的其他潜在的示例或实现。具体实施方式如本文中所描述的，存储器设备可以在字节模式中被操作以使得能够使用一个或多个I/O(输入/输出)信号线来在具有到存储器设备的固定通道宽度的系统中实现ECC(错误检查与校验)。存在各种配置，其中字节模式能够使用存储器设备的不同部分来使得在具有典型的固定通道宽度和I/O接口大小(例如，x16)的存储器设备中实现ECC。虽然引用了字节模式，但是应该理解的是，可以使用类似的技术使得存储器设备能够与比内部带宽宽度更小的总线进行接合，以利用带宽的一部分以用于数据并且一部分以用于ECC。通常，设备包括用于选择性地将CAS(列地址选择)信号应用于存储器管芯以选择性地连接存储器管芯的连接器的电路。CAS选择可以提供各种配置，其中第一存储器管芯接口的所选择的比特与第二存储器管芯接口的所选择的一个或多个比特进行组合来提供设备接口。存储器管芯可以在字节模式中操作，以只应用其数据I/O(输入/输出)接口的一半，将CAS加倍以提供对存储器阵列的存取。具有固定接口的存储器设备的特定系统实现可以通过在管芯上计算和存储ECC信息以及与主机(其可以包括存储器控制器)交换ECC比特来实现ECC。对固定接口的引用可以指示支持预期数据带宽的存储器设备的接口，例如具有多个数据(DQ)信号线或信号线接口以支持期望的带宽。通常，数据带宽被提供为2的幂(例如，2N数据比特，其中N是整数)。固定接口不包括用于ECC的信号线或信号线接口。因此，例如，存储器设备可以具有二进制或2的幂数量的信号线接口，但是不具有用于ECC的数据比特的信号线的附加的信号线接口。作为具体的示例，其他商品存储设备可以具有5个信号线接口，其中4个用于数据，1个用于ECC，或者9个信号线接口，其中8个用于数据，1个用于ECC。在固定接口系统中，所提及的商品存储器设备的第5个或第9个比特在设备上是不可用的。因此，传统方法涉及添加额外的设备以耦合到更宽的存储器通道，并且附加设备将只连接例如用于ECC的单个信号线。在涉及汽车和某些IOT(物联网)网关设备的应用中，由于功耗和耐热性能力，系统趋于使用低功耗(LP)存储器设备。然而，传统的LP存储器设备，例如，LPDDR2(低功耗双倍速版本2)、LPDDR3(低功耗双倍速版本3)、以及LPDDR4(低功耗双倍速版本4)具有x16接口，其不允许在不添加另一设备的情况下交换ECC比特。不能进行ECC比特的交换是因为在二进制数的数据比特被交换时没有信号线可用于ECC信息。新兴的字节模式操作使LPDDR存储器设备本文档来自技高网...

【技术保护点】
1.一种存储器设备封装，包括：输入/输出(I/O)接口，其具有与具有少于N个信号线的通道耦合的N个连接器；具有第一N比特接口的第一存储器管芯；具有第二N比特接口的第二存储器管芯；以及电路，其用于选择性地将列地址选择(CAS)信号应用于所述第一存储器管芯和所述第二存储器管芯，以选择性地将所述第一存储器管芯的N/2个接口比特与所述N个连接器中的N/2个连接器耦合，并且将所述第二存储器管芯的接口比特中的至少一个接口比特与所述N个连接器中的至少一个连接器耦合，从而提供具有在所述第一存储器管芯与所述第二存储器管芯之间扩展的少于N个比特的比特的通道，所述通道包括N/2个数据(DQ)信号线和至少一个错误检查和校正(ECC)信号线。

【技术特征摘要】
2017.03.02 US 62/465,8371.一种存储器设备封装，包括：输入/输出(I/O)接口，其具有与具有少于N个信号线的通道耦合的N个连接器；具有第一N比特接口的第一存储器管芯；具有第二N比特接口的第二存储器管芯；以及电路，其用于选择性地将列地址选择(CAS)信号应用于所述第一存储器管芯和所述第二存储器管芯，以选择性地将所述第一存储器管芯的N/2个接口比特与所述N个连接器中的N/2个连接器耦合，并且将所述第二存储器管芯的接口比特中的至少一个接口比特与所述N个连接器中的至少一个连接器耦合，从而提供具有在所述第一存储器管芯与所述第二存储器管芯之间扩展的少于N个比特的比特的通道，所述通道包括N/2个数据(DQ)信号线和至少一个错误检查和校正(ECC)信号线。2.根据权利要求1所述的存储器设备封装，其中，所述第一存储器管芯和所述第二存储器管芯在字节模式中操作以仅应用其相应的N比特接口中的每一个N比特接口的N/2个比特。3.根据权利要求1所述的存储器设备封装，其中，所述电路包括选通逻辑，其用于选择性地禁用所述I/O接口的N个信号线中的未使用的连接器。4.根据权利要求1所述的存储器设备封装，其中，所述电路包括多路复用电路，其用于选择所述第一存储器管芯和所述第二存储器管芯中的将被存取的比特。5.根据权利要求4所述的存储器设备封装，其中，所述多路复用电路多路复用器，其用于基于列地址选择(CAS)信号来选择所述第一存储器管芯和第二存储器管芯中的(N/2)+1个比特以用于N/2个DQ信号线和ECC信号线。6.根据权利要求5所述的存储器设备封装，其中，所述多路复用器用于在将所述I/O接口连接到所述第一存储器管芯和所述第二存储器管芯的全局I/O信号线当中进行多路复用，以选择所述(N/2)+1个比特。7.根据权利要求5所述的存储器设备封装，其中，所述多路复用器用于在命令和地址总线的CAS信号线当中进行多路复用，以选择所述(N/2)+1个比特，所述命令和地址总线在所述第一存储器管芯和所述第二存储器管芯之间共享。8.根据权利要求1所述的存储器设备封装，其中，所述第一存储器管芯和所述第二存储器管芯包括低功耗双倍速(LPDDR)存储器芯片。9.根据权利要求1所述的存储器设备封装，其中，N＝16，具有八个数据(DQ)信号线和一个ECC信号线。10.根据权利要求9所述的存储器设备封装，其中，所述电路用于在来自所述第一存储器管芯和所述第二存储器管芯的32个接口比特中的每具有八个DQ比特和一个ECC比特的3个组合中进行选择，其中，所述第一存储器管芯包括八个DQ比特的两个分组并且所述第二存储器管芯包括八个DQ比特的一个分组，以及用于八个DQ比特的三个分组的中的每一个的ECC比特。11.一种具有存储器子系统的系统，包括：存储器控制器；以及多器件封装，其与所述存储器控制器耦合，所述多...

【专利技术属性】
技术研发人员：C·E·考克斯，U·康，N·阿布伦宁，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US