相变存储器阵列中的位线寄生参数的测量系统及方法技术方案

本发明专利技术提供一种相变存储器阵列中的位线寄生参数的测量系统及方法，包括：若干条平行间隔排布的字线；若干条平行间隔排布的位线；相变存储器阵列；驱动电路，与各位线相连接；至少一测试结构，包括驱动电路、可变电阻器、可变电容器及第二相变存储器单元；其中，可变电阻器与可变电容器串联成的串联电路一端与驱动电路相连接，另一端与第二相变存储器单元相连接；第二相变存储器单元的结构与第一相变存储器单元的结构相同。本发明专利技术可以简单便捷地得到相变存储器阵列中的位线寄生参数，为相变存储器阵列中的各相变存储器单元均能够被充分操作弥补能量损耗提供依据，为得到比较一致的电阻分布，提高相变存储器芯片的工作可靠性提供基础。

Measurement system and method of bit line parasitic parameters in phase-change memory array

The invention provides a measuring system and method for parasitic parameters of bit lines in a phase change memory array, including: a number of parallel spaced word lines; a number of parallel spaced bit lines; a phase change memory array; a driving circuit connected with each bit line; and at least a testing structure, including a driving circuit and a variable current. A resistor, a variable capacitor, and a second phase change memory unit, wherein one end of a series circuit connected in series with a variable capacitor is connected with a driving circuit and the other end is connected with a second phase change memory unit; the structure of the second phase change memory unit is the same as that of the first phase change memory unit. The invention can obtain the parasitic parameters of bit lines in the phase change memory array simply and conveniently, provide a basis for each phase change memory unit in the phase change memory array to be fully operated to compensate for energy loss, and provide a basis for obtaining a relatively consistent resistance distribution and improving the working reliability of the phase change memory chip.

【技术实现步骤摘要】
相变存储器阵列中的位线寄生参数的测量系统及方法
本专利技术涉及集成电路
，特别是涉及一种相变存储器阵列中的位线寄生参数的测量系统及方法。
技术介绍
相变存储器(PhaseChangeMemory，PCM)是一种新型的电阻式非易失性半导体存储器，它以硫系化合物材料为存储介质，利用加工到纳米尺寸的相变材料在晶态(材料呈低阻状态)与非晶态(材料呈高阻状态)时不同的电阻状态来实现数据存储。相变存储器具有非易失性、高速度、高密度、低功耗、高可靠性和与CMOS工艺良好的兼容性等明显优势，被国际半导体工业协会认定为最有可能取代闪存成为未来存储器市场主流产品的新型非易失性存储器。相变存储器的工作机理是相变材料在不同的电脉冲作用下发生从晶态到非晶态的可逆转变，利用其不同状态时的电阻差异来存储数据。相变存储器的基本操作有三种：当对其施加窄而强的电脉冲时，相变区域产生大量的焦耳热使其温度升高到熔融温度，经过快速退火，晶态的长程有序结构被破坏，相变区域变成非晶态，电阻值很高，记为逻辑值“0”，该过程被称为写(RESET)过程；当对非晶态的相变存储器施加长而强度中等的电脉冲时，产生的焦耳热使相变区域的温度上升到结晶温度以上熔融温度以下，最终使材料结晶，电阻值降低，记为逻辑“1”，该过程为擦(SET)过程；除此之外，相变存储器还有读操作，施加强度很弱的电脉冲，使材料处于结晶温度以下，在不影响相变存储器逻辑状态的情况下达到测量相变存储器阻值的目的。经过20余年的发展，相变存储器已经能够实现大规模量产，在产业化道路上大步前进。从2002年第一块基于0.18μm标准互补金属氧化物半导体(CMOS)工艺、容量为4Mb的相变存储器测试芯片推出以来，相变存储器芯片的容量不断增加，工艺技术不断提高，2004年Samsung成功研制出64Mb相变存储器芯片，至2016年制造出8Gb相变存储器芯片，工艺节点由0.18μm急速缩减到20nm。2012年底，美光量产了面向手机的基于相变存储器技术的1Gb内存芯片，实现了相变存储器芯片的产业化。而2015年7月，英特尔公司和美光公司联合发布的基于相变存储器的3DXpoint技术使得相变存储器芯片在速度、寿命和容量上均发生了革命性突破，据预测，2017年将有大量基于3DXpoint的存储器芯片面世，极大的冲击了主流的FLASH存储器市场。即便如此，目前相变存储器依然无法取代FLASH存储器的地位，相变存储器芯片的操作可靠性问题是制约其发展的一个重要因素。而随着工艺技术的不断改进以及相变存储器容量的不断增加，存储器阵列中位线上能量损耗问题日益突出。因此，在目前制造工艺的现实基础上，如何测量相变存储器阵列上位线的寄生参数非常值得探讨。基于以上原因，读取相变存储器芯片在写和擦操作后的电阻值，发现随着相变存储器阵列容量的增加，同一条位线上连接的相变存储器单元数量增加，驱动电路产生激励信号后，位线上的寄生电容及分布电阻等寄生参数会消耗激励信号的能量，致使位线上距离驱动电路较远的相变存储器单元不能被充分操作。随着芯片容量增加，操作后的相变存储器单元的电阻值差异愈加明显，严重影响了大容量相变存储器芯片的工作可靠性，因此测量相变存储器阵列中的位线寄生参数非常具有现实意义，而目前还没有对相变存储器阵列中的位线上的寄生参数进行有效测量的方法。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种相变存储器阵列中的位线寄生参数的测量系统及方法，用于解决现有技术无法对相变存储器阵列中的位线上的寄生参数进行有效测量的问题。为实现上述目的及其他相关目的，本专利技术提供一种相变存储器阵列中的位线寄生参数的测量系统，所述相变存储器阵列中的位线寄生参数的测量系统至少包括：若干条平行间隔排布的字线；若干条平行间隔排布的位线，其中，所述位线延伸的方向与所述字线延伸的方向具有预设角度；相变存储器阵列，包括若干个呈多行多列间隔排布的相变存储器；其中，沿所述位线延伸的方向，各行所述相变存储器与所述字线依次交替间隔排布；沿所述字线延伸的方向，各列所述相变存储器与所述位线依次交替间隔排布；各所述相变存储器均包括MOS管及第一相变存储器单元，各所述相变存储器中，所述MOS管的栅极与与其相邻近的所述字线相连接，所述MOS管的漏极经由所述第一相变存储器单元与与其相邻近的所述位线相连接，所述MOS管的源极接地；驱动电路，与各所述位线相连接；至少一测试结构，包括所述驱动电路、可变电阻器、可变电容器及第二相变存储器单元；其中，所述可变电阻器与所述可变电容器串联成的串联电路一端与所述驱动电路相连接，另一端与所述第二相变存储器单元相连接；所述第二相变存储器单元的结构与所述第一相变存储器单元的结构相同。作为本专利技术的相变存储器阵列中的位线寄生参数的测量系统的一种优选方案，所述MOS管包括NMOS管。作为本专利技术的相变存储器阵列中的位线寄生参数的测量系统的一种优选方案，所述字线的条数为n条，所述位线的条数为m条，若干个所述相变存储器呈n行m列间隔排布；第i行所述相变存储器中MOS管的栅极与第i条所述字线相连接，第j列所述相变存储器中MOS管的漏极与第j条所述位线相连接；其中，i为大于0小于等于n的整数，j为大于0小于等于m的整数，且m与n均为大于0的整数。作为本专利技术的相变存储器阵列中的位线寄生参数的测量系统的一种优选方案，所述驱动电路包括：第一驱动电路，与各所述位线相连接，用于向所述第一相变存储器单元提供第一激励信号；第二驱动电路与所述可变电阻器及所述可变电容器串联成的串联电路相连接，用于向所述第二相变存储器单元提供与所述第一激励信号相同的第二激励信号；所述第二驱动电路与所述可变电阻器、所述可变电容器及所述第二相变存储器单元共同构成所述测试结构。作为本专利技术的相变存储器阵列中的位线寄生参数的测量系统的一种优选方案，所述相变存储器阵列中的位线寄生参数的测量系统还包括：位线选择器，与所述第一驱动电路及各所述位线相连接；地址缓冲器；字线解码器，与所述地址缓冲器及各所述字线相连接；位线解码器，与所述地址缓冲器及所述位线选择器相连接。作为本专利技术的相变存储器阵列中的位线寄生参数的测量系统的一种优选方案，所述相变存储器阵列中的位线寄生参数的测量系统还包括：位线选择器，与所述驱动电路及各所述位线相连接；地址缓冲器；字线解码器，与所述地址缓冲器及各所述字线相连接；位线解码器，与所述地址缓冲器及所述位线选择器相连接。作为本专利技术的相变存储器阵列中的位线寄生参数的测量系统的一种优选方案，所述相变存储器阵列中的位线寄生参数的测量系统包括多个所述测试结构。作为本专利技术的相变存储器阵列中的位线寄生参数的测量系统的一种优选方案，所述测试结构还包括示波器，所述示波器与所述第二相变存储器单元并联。本专利技术还提供一种相变存储器阵列中的位线寄生参数的测量方法，所述相变存储器阵列中的位线寄生参数的测量方法包括：1)提供如上述任一方案中所述的相变存储器阵列中的位线寄生参数的测量系统；2)向所述第一相变存储器单元及所述第二相变存储器单元发出相同的激励信号；3)量测所述相变存储器阵列中任一所述第一相变存储器单元的电阻值；4)调节所述可变电阻器的电阻值及所述可变电容器的电容值，直至所述第二相变存储器单元的电阻本文档来自技高网...

【技术保护点】
1.一种相变存储器阵列中的位线寄生参数的测量系统，其特征在于，至少包括：若干条平行间隔排布的字线；若干条平行间隔排布的位线，其中，所述位线延伸的方向与所述字线延伸的方向具有预设角度；相变存储器阵列，包括若干个呈多行多列间隔排布的相变存储器；其中，沿所述位线延伸的方向，各行所述相变存储器与所述字线依次交替间隔排布；沿所述字线延伸的方向，各列所述相变存储器与所述位线依次交替间隔排布；各所述相变存储器均包括MOS管及第一相变存储器单元，各所述相变存储器中，所述MOS管的栅极与与其相邻近的所述字线相连接，所述MOS管的漏极经由所述第一相变存储器单元与与其相邻近的所述位线相连接，所述MOS管的源极接地；驱动电路，与各所述位线相连接；至少一测试结构，包括所述驱动电路、可变电阻器、可变电容器及第二相变存储器单元；其中，所述可变电阻器与所述可变电容器串联成的串联电路一端与所述驱动电路相连接，另一端与所述第二相变存储器单元相连接；所述第二相变存储器单元的结构与所述第一相变存储器单元的结构相同。

【技术特征摘要】
1.一种相变存储器阵列中的位线寄生参数的测量系统，其特征在于，至少包括：若干条平行间隔排布的字线；若干条平行间隔排布的位线，其中，所述位线延伸的方向与所述字线延伸的方向具有预设角度；相变存储器阵列，包括若干个呈多行多列间隔排布的相变存储器；其中，沿所述位线延伸的方向，各行所述相变存储器与所述字线依次交替间隔排布；沿所述字线延伸的方向，各列所述相变存储器与所述位线依次交替间隔排布；各所述相变存储器均包括MOS管及第一相变存储器单元，各所述相变存储器中，所述MOS管的栅极与与其相邻近的所述字线相连接，所述MOS管的漏极经由所述第一相变存储器单元与与其相邻近的所述位线相连接，所述MOS管的源极接地；驱动电路，与各所述位线相连接；至少一测试结构，包括所述驱动电路、可变电阻器、可变电容器及第二相变存储器单元；其中，所述可变电阻器与所述可变电容器串联成的串联电路一端与所述驱动电路相连接，另一端与所述第二相变存储器单元相连接；所述第二相变存储器单元的结构与所述第一相变存储器单元的结构相同。2.根据权利要求1所述的相变存储器阵列中的位线寄生参数的测量系统，其特征在于：所述MOS管包括NMOS管。3.根据权利要求1所述的相变存储器阵列中的位线寄生参数的测量系统，其特征在于：所述字线的条数为n条，所述位线的条数为m条，若干个所述相变存储器呈n行m列间隔排布；第i行所述相变存储器中MOS管的栅极与第i条所述字线相连接，第j列所述相变存储器中MOS管的漏极与第j条所述位线相连接；其中，i为大于0小于等于n的整数，j为大于0小于等于m的整数，且m与n均为大于0的整数。4.根据权利要求1所述的相变存储器阵列中的位线寄生参数的测量系统，其特征在于：所述驱动电路包括：第一驱动电路，与各所述位线相连接，用于向所述第一相变存储器单元提供第一激励信号；第二驱动电路与所述可变电阻器及所述可变电容器串联成的串联电路相连接，用于向所述第二相变存储器单元提供与所述第一激励信号相同的第二激励信号；所述第二驱动电路与所述可变电阻器、所述可变电容器及所述第二相变存储器单元共同构成所述测试结构。5.根据权利要求4所述的相变存储器阵列中的位线寄生参数的测量系统，其特征在于：所述相变存储器阵列中的位线寄生参数的测量系统还包括：位线选择器，与所述第一驱动电路及各所述位线相连接；地址缓冲器；字线解码器，与所述地址缓冲器及各所述字线相连接；位线解码器，与所述地址缓冲器及所述位线选择器相连接。6.根据权利要求1所述的相变存储器阵列中的位线寄生参数的测量系统，其特征在于：所述相变存储器阵列中的位线寄生参数的测量系统还包括：位线选择器，与所述驱动电路及各所述位线相连接；地址缓冲器；字线解码器，与所述地址缓冲器及各所述字线相连接；位线解码器，与所述地址缓冲器及所述位线选择器相连接。7.根据权利要求1所述的相变存储器阵列中的位线寄生参数的测量系统，其特征在于：所述相变存储器阵列中的位线寄生参数的测量系统包括多个所述测试结构。8.根据权利要求1至7中任一项所述的相变存储器阵列中的位线寄生参数的测量系统，其特征在于：所述测试结构还包括示波器，所述示波器与所述第二相变存储器单元并联。9.一种相变存储器阵列中的位线寄生参数的测量方法，其特征在于，包括如下步骤：1)提供如权利要求1至8中任一项所述的相变存储器阵列中的位线寄生参数的测量系统；2)...

【专利技术属性】
技术研发人员：卢瑶瑶，蔡道林，陈一峰，闫帅，宋志棠，吴磊，刘源广，李阳，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：上海,31