使用芯片外围沟槽进行的半导体晶片划片裂纹防止制造技术

本发明专利技术公开了使用芯片外围沟槽进行的半导体晶片划片裂纹防止。在一个实施例中，一种形成半导体器件的方法包括：提供包括基本上平面的生长表面和一个或多个优选结晶解理面的半导体基底衬底和在平面生长表面上的外延第一III‑V类型半导体层，以及形成从第一III‑V类型半导体层的上表面至少垂直延伸到平面生长表面的第一沟槽，其中第一沟槽具有与一个或多个优选结晶解理面不平行的长度方向。

Wafer wafer crack prevention using chip peripheral grooves

The invention discloses a wafer wafer crack prevention by using chip peripheral grooves. In one embodiment, a method of forming a semiconductor device includes providing a semiconductor substrate substrate comprising a substantially planar growth surface and one or more preferred crystalline cleavage surfaces and an epitaxial first III_V type semiconductor layer on a planar growth surface, and forming an upper surface from the first III_V type semiconductor layer. A first groove having a length direction not parallel to one or more preferred crystallization cleavage planes is provided.

【技术实现步骤摘要】
使用芯片外围沟槽进行的半导体晶片划片裂纹防止
本申请涉及半导体器件制作，并且特别地涉及晶片划片。
技术介绍
在各种应用中使用半导体晶体管，特别是场效应控制开关器件，诸如在下文中也称为MOSFET（金属氧化物半导体场效应晶体管）的MISFET（金属绝缘体半导体场效应晶体管）以及也称为异质结构FET（HFET）和调制掺杂FET（MODFET）的HEMT（高电子迁移率场效应晶体管）。HEMT由于其比起常规基于硅的晶体管的有利功率密度、导通状态电阻、开关频率和效率益处而在许多应用中是优选的。HEMT典型地使用诸如GaN、GaAs、InGaN、AlGaN等的III-V类型半导体材料而形成。用于HEMT器件形成的一个常见技术涉及外延工艺。根据该技术，提供体块晶片。典型地，体块晶片包括诸如硅或碳化硅的可容易获得的半导体材料。然后使用外延生长技术在晶片的生长表面上生长III-V类型半导体材料。晶片的生长表面能够与晶片晶体的<111>晶面对准，以便提供用于该III-V类型半导体材料在其上的外延生长的六方晶格表面。一外延生长了该III-V类型材料，就在该III-V类型半导体层中执行器件形成（例如，栅极结构化、接触件形成、等）。在完成前道工序和后道工序处理之后，将晶片单片化（即，切割）成多个半导体管芯。使用以上描述的外延生长工艺进行的HEMT器件制作中的一个显著挑战涉及衬底的断裂和/或开裂。因为基底衬底的生长表面包括<111>晶面，所以基底衬底非常易于解理。因此，适度的机械力到基底衬底的施加（其可能是不可避免的处理步骤（例如晶片处置）的结果）可能导致基底衬底部分地或者完全地断裂。使用以上描述的外延生长工艺进行的HEMT器件制作中的另一个显著挑战涉及该III-V类型半导体在管芯单片化工艺期间的碎裂和断裂。已知的管芯单片化技术包括机械或激光划片。典型地，使用机械划割线来限定晶片上的芯片区域。随后，沿着机械划割线执行机械锯切或激光切割以将晶片分离成单独的管芯。然而，由于以上描述的与晶片的机械强度相关的问题，在切割工艺期间存在相当大的芯片断裂风险。此外，锯切工艺能够导致裂纹跨该III-V类型半导体层传播，这能够引起器件故障。用以在机械划片之前通过分离的蚀刻步骤移除III-V类型半导体材料的途径是非常复杂且昂贵的，并且可能还引起器件上的颗粒污染的增加。该III-V类型半导体材料也能够通过在机械锯切之前的激光工艺来移除，但是这种工艺能够引起芯片断裂强度的降低。
技术实现思路
本领域技术人员在阅读下面的详细描述时以及在查看附图时将认识到附加的特征和优点。在一个实施例中，一种形成半导体器件的方法包括：提供包括基本上平面的生长表面和一个或多个优选结晶解理面的半导体基底衬底和在平面生长表面上的外延第一III-V类型半导体层，以及形成从第一III-V类型半导体层的上表面至少垂直延伸到平面生长表面的第一沟槽。第一沟槽具有与一个或多个优选结晶解理面不平行（antiparallel）的第一沟槽长度方向。在一些实施例中，第一沟槽延伸到平面生长表面中使得半导体基底衬底的平面生长表面中的凹部形成第一沟槽的基底。该方法可以进一步包括：形成从第一III-V类型半导体层的上表面至少垂直延伸到平面生长表面的至少一个第二沟槽，第二沟槽垂直于第一沟槽延伸并且具有与所述一个或多个优选结晶解理面不平行的第二沟槽长度方向。在一些实施例中，该方法进一步包括在第一III-V类型半导体层的部件位置中形成器件结构，所述部件位置布置在行和列的网格中，所述行和列均具有方向，其中所述方向与结晶解理面中的一个或多个不平行。该方法可以进一步包括：形成将第一III-V类型半导体层和基底衬底分离成两个分立的半导体芯片的切口。在一些实施例中，沿着与衬底的所述一个或多个优选结晶解理面不平行的第一切割平面来形成所述切口。在一些实施例中，基底衬底包括指示衬底的结晶取向的指示物特征。该方法可以进一步包括：使用指示物特征来对第一沟槽进行定向使得第一沟槽长度方向沿着与衬底的所述一个或多个优选结晶解理面不平行的平面延伸。在一些实施例中，半导体基底衬底包括标识基底衬底的优选解理面的指示物特征，并且该方法进一步包括对指示物特征进行定位使得衬底的优选解理面与指示物特征不平行并且不垂直（antiperpendicular）。在一些实施例中，半导体基底衬底包括硅并且具有含有(111)面的生长表面，并且对指示物特征进行定位使得衬底的{110}、{011}和{101}晶面与指示物特征不平行并且不垂直。指示物特征可以是平直边缘。半导体衬底可以具有基本上圆形的轮廓并且具有圆盘的形式。平直边缘可以形成圆形轮廓的切线，并且通过移除圆形外轮廓的一部分而形成。在一些实施例中，该方法进一步包括形成第一沟槽使得其与平直边缘平行或垂直。在一些实施例中，该方法进一步包括形成沿着第一沟槽长度方向彼此平行延伸的两个第一沟槽，第一长度方向与衬底的所述一个或多个优选结晶解理面不平行，以及形成沿着第二沟槽长度方向彼此平行延伸的两个第二沟槽，所述第二沟槽长度方向垂直于第一沟槽长度方向并且与衬底的所述一个或多个优选结晶解理面不平行。可以沿着第一切割平面来切割所述第一III-V类型半导体层和衬底，所述第一切割平面平行于第一沟槽长度方向并且在两个第一沟槽之间。在一些实施例中，用不同于该III-V类型半导体层的材料的填充物材料填充第一沟槽和第二沟槽（如果存在）。所述填充物材料可以包括半导体氧化物、多晶材料和金属中的任何一个或组合。在一个实施例中，一种半导体芯片，包括：包括具有晶向的平面生长表面的半导体基底衬底，所述半导体基底衬底包括优选结晶解理面；外延形成在平面生长表面上的第一III-V类型半导体层；以及形成在所述第一III-V类型半导体层中的至少一个沟槽，所述至少一个沟槽至少延伸到半导体基底衬底的生长表面。所述至少一个沟槽具有与优选结晶解理面不平行的沟槽长度方向。在一些实施例中，半导体芯片的半导体基底衬底是硅晶片，平面生长表面的晶向是<111>并且优选解理面是{110}、{011}和{101}。在一个实施例中，硅晶片包括具有(111)面的平面生长表面以及平直边缘。所述平直边缘其与硅晶片的{110}、{011}和{101}晶面不平行并且不垂直。半导体晶片可以具有基本上圆形的轮廓并且具有圆盘的形式。平直边缘可以形成圆形轮廓的切线，并且通过移除圆形外轮廓的一部分而形成。公开了一种形成半导体器件的方法。根据该方法的实施例，提供一种具有基本上平面的生长表面的半导体基底衬底。在生长表面上外延生长第一III-V类型半导体层。形成从第一III-V类型半导体层的上表面至少垂直延伸到生长表面的第一和第二沟槽。用不同于该III-V类型半导体层的材料的填充物材料填充第一和第二沟槽。形成将第一III-V类型半导体层和基底衬底分离成两个分立的半导体芯片的切口。所述切口形成在第一III-V类型半导体层的在第一和第二沟槽之间的横向部分中。在一些实施例中，第一和第二沟槽被形成为限定第一层的第一、第二和第三横向部分，第一横向部分设置在第一沟槽的一侧，第二横向部分设置在第一和第二沟槽之间，并且第三横向部分设本文档来自技高网...

【技术保护点】
1.一种形成半导体器件的方法，包括：提供包括基本上平面的生长表面和一个或多个优选结晶解理面的半导体基底衬底以及在平面生长表面上的外延第一III‑V类型半导体层；形成从第一III‑V类型半导体层的上表面至少垂直延伸到平面生长表面的第一沟槽；其中，第一沟槽具有与一个或多个优选结晶解理面不平行的第一沟槽长度方向。

【技术特征摘要】
2017.02.28 US 15/4443861.一种形成半导体器件的方法，包括：提供包括基本上平面的生长表面和一个或多个优选结晶解理面的半导体基底衬底以及在平面生长表面上的外延第一III-V类型半导体层；形成从第一III-V类型半导体层的上表面至少垂直延伸到平面生长表面的第一沟槽；其中，第一沟槽具有与一个或多个优选结晶解理面不平行的第一沟槽长度方向。2.根据权利要求1所述的方法，其中第一沟槽延伸到平面生长表面中使得半导体基底衬底的平面生长表面中的凹部形成第一沟槽的基底。3.根据权利要求1或权利要求2所述的方法，进一步包括：形成从第一III-V类型半导体层的上表面至少垂直延伸到平面生长表面的至少一个第二沟槽，第二沟槽垂直于第一沟槽延伸并且具有与所述一个或多个优选结晶解理面不平行的第二沟槽长度方向。4.根据权利要求1至3中的任一项所述的方法，进一步包括：在第一III-V类型半导体层的部件位置中形成器件结构，所述部件位置布置在行和列的网格中，所述行和列均具有方向，其中所述方向与结晶解理面中的一个或多个不平行。5.根据权利要求1至4中的任一项所述的方法，进一步包括：形成将第一III-V类型半导体层和基底衬底分离成两个分立的半导体芯片的切口，其中，沿着与衬底的所述一个或多个优选结晶解理面不平行的第一切割平面来形成所述切口。6.根据权利要求1至5中的任一项所述的方法，其中基底衬底包括指示衬底的结晶取向的指示物特征，所述方法进一步包括：使用指示物特征来对第一沟槽进行定向使得第一沟槽长度方向沿着与衬底的所述一个或多个优选结晶解理面不平行的平面延伸。7.根据权利要求1至5中的任一项所述的方法，其中半导体基底衬底包括标识基底衬底的优选解理面的指示物特征，该方法进一步包括：对所述指示物特征进行定位使得衬底的优选解理面与指示物特征不平行并且不垂直。8.根据权利要求7所述的方法，其中，半导体基底衬底包括硅并且具有含有(111)面的生长表面，并且对指示物特征进行定位使得衬底的{110}、{011...

【专利技术属性】
技术研发人员：G波佐维沃，A泽赫曼，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利,AT