垂直存储器件制造技术

一种垂直存储器件包括：在衬底的外围电路区域上的栅极结构，衬底包括单元区域和外围电路区域，栅极结构包括第一栅电极；在衬底的单元区域上在基本上垂直于衬底的上表面的垂直方向上分别顺序地设置在多个层处的第二栅电极、第三栅电极和第四栅电极；在衬底的单元区域上延伸穿过第二栅电极的第一外延层；在第一外延层上在垂直方向上延伸穿过第三栅电极和第四栅电极的沟道；以及在衬底的外围电路区域的邻近于栅极结构的部分上的第二外延层。

Vertical memory device

A vertical memory device includes a gate structure on a substrate peripheral circuit region including a cell region and a peripheral circuit region, and a gate structure including a first gate electrode; a second layer at a plurality of layers is sequentially arranged in a cell region of the substrate in a vertical direction essentially perpendicular to the upper surface of the substrate, respectively. The gate electrode, the third gate electrode and the fourth gate electrode; the first epitaxial layer extending through the second gate electrode in the unit area of the substrate; the channel extending vertically through the third gate electrode and the fourth gate electrode in the first epitaxial layer; and the first portion adjacent to the gate structure in the peripheral circuit area of the substrate Second extension layer.

【技术实现步骤摘要】
垂直存储器件
实施方式涉及垂直存储器件。
技术介绍
用作在VNAND闪速存储器件的单元区域中的包括地选择线(GSL)的晶体管的沟道的半导体图案可以通过选择性外延生长(SEG)工艺形成。需要开发形成在VNAND闪速存储器件的外围电路区域中用作源极/漏极层的外延层的方法。
技术实现思路
根据实施方式的一方面，提供一种垂直存储器件。该垂直存储器件可以包括栅极结构、第二栅电极、第三栅电极和第四栅电极、第一外延层、沟道和第二外延层。栅极结构可以形成在衬底的外围电路区域上，并且可以包括第一栅电极。衬底可以包括单元区域和外围电路区域。第二栅电极、第三栅电极和第四栅电极可以在衬底的单元区域上在基本上垂直于衬底的上表面的垂直方向上分别顺序地设置在多个层处。第一外延层可以在衬底的单元区域上延伸穿过第二栅电极。沟道可以在第一外延层上在垂直方向上延伸穿过第三栅电极和第四栅电极。第二外延层可以形成在衬底的外围电路区域的邻近于栅极结构的部分上。根据实施方式的一方面，提供一种垂直存储器件。该垂直存储器件可以包括栅极结构、源极/漏极层、第二栅电极、第三栅电极和第四栅电极、下沟道和上沟道。栅极结构可以形成在衬底的外围电路区域上，并且可以包括第一栅电极。衬底可以包括单元区域和外围电路区域。源极/漏极层可以形成在衬底的外围电路区域的邻近于栅极结构的部分上。第二栅电极、第三栅电极和第四栅电极可以在衬底的单元区域上在基本上垂直于衬底的上表面的垂直方向上分别顺序地设置在多个层处。下沟道可以在衬底的单元区域上延伸穿过第二栅电极。上沟道可以在下沟道上在垂直方向上延伸穿过第三栅电极和第四栅电极。下沟道和源极/漏极层可以包括基本相同的材料。根据实施方式的一方面，提供一种垂直存储器件。该垂直存储器件可以包括：衬底，其包括单元区域和外围电路区域；栅极结构，其在衬底的外围电路区域上，栅极结构包括第一栅电极；在衬底的单元区域上的第二栅电极、第三栅电极和第四栅电极，第二栅电极至第四栅电极沿着基本上垂直于衬底的上表面的垂直方向彼此间隔开；第一外延层，其在衬底的单元区域上延伸穿过第二栅电极；在第一外延层上的沟道，沟道在垂直方向上延伸穿过第三栅电极和第四栅电极；以及在衬底的外围电路区域上的第二外延层，第二外延层邻近于栅极结构并且由与第一外延层基本上相同的材料组成。附图说明通过参照附图详细描述示例性实施方式，特征对本领域普通技术人员将变得明显，附图中：图1至图10示出制造根据示例实施方式的垂直存储器件的方法中的阶段的剖视图；以及图11至图14示出制造根据示例实施方式的垂直存储器件的方法中的阶段的剖视图。具体实施方式图1至图10是示出制造根据示例实施方式的垂直存储器件的方法的阶段的剖视图。图8是图7中的区域X的放大剖视图。在下文中，基本上平行于衬底的上表面且彼此交叉的两个方向可以分别被称为第一方向和第二方向，基本上垂直于衬底的上表面的方向可以被称为第三方向。在示例实施方式中，第一方向和第二方向可以基本上彼此垂直。参照图1，第一栅极结构和栅极间隔物150可以形成在衬底100的第二区域II上。衬底100可以包括第一区域I和第二区域II。例如，衬底100可以包括硅、锗、硅-锗、或例如GaP、GaAs、GaSb等的III-V化合物。在一些实施方式中，衬底100可以是绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。在示例实施方式中，衬底100的第一区域I和第二区域II可以分别用作垂直存储器件的单元区域和外围电路区域。第一栅极结构可以通过在衬底100上顺序地形成栅极绝缘层、多晶硅层、金属层和栅极掩模层，随后图案化所述层而在衬底100上形成。因此，第一栅极结构可以包括顺序地堆叠在衬底100上的栅极绝缘图案110、第一多晶硅图案120、第一金属图案130和第一栅极掩模140。第一多晶硅图案120和第一金属图案130可以限定第一栅电极122。栅极间隔物150可以通过在衬底100上形成栅极间隔物层以覆盖第一栅极结构并且各向异性地蚀刻栅极间隔物层而形成。因此，栅极间隔物150可以形成在第一栅极结构的侧壁上。栅极绝缘图案110可以由例如硅氧化物的氧化物形成，第一多晶硅图案120可以由掺杂有p型或n型杂质的多晶硅形成，第一金属图案130可以由例如钨、钽、钛等的金属形成，第一栅极掩模140可以由例如硅氧化物的氧化物形成。栅极间隔物150可以由例如硅氧化物的氧化物形成，因此可以与第一栅极掩模140和/或栅极绝缘图案110合并。参照图2，第一绝缘层和蚀刻停止层可以顺序地形成在衬底100上以覆盖第一栅极结构。接着，第一绝缘层和蚀刻停止层可以被图案化以形成顺序地堆叠在衬底100的第一区域I上的第一绝缘图案162和第一牺牲图案172、以及顺序地堆叠在衬底100的第二区域II上的第二绝缘图案164和蚀刻停止图案174。在示例实施方式中，第一绝缘图案162和第一牺牲图案172在俯视图中可以在衬底100的第一区域I上具有矩形形状，第二绝缘图案164和蚀刻停止图案174可以覆盖衬底100的第二区域II上的第一栅极结构。第一绝缘层可以由例如硅氧化物的氧化物形成，因此可以与第一栅极掩模140和/或栅极间隔物150合并。蚀刻停止层可以由例如硅氮化物的氮化物形成。杂质可以被注入到衬底100的第二区域II的未被第二绝缘图案164和蚀刻停止图案174覆盖的上部中以形成第一杂质区域。参照图3，在第一绝缘夹层180形成在衬底100上以覆盖第一绝缘图案162和第二绝缘图案164、第一牺牲图案172以及蚀刻停止图案174之后，第一绝缘夹层180在衬底100的第一区域I上的一部分及第一牺牲图案172和第一绝缘图案162的在其下方的部分可以被去除以形成暴露衬底100的第一区域I的第一开口192，第一绝缘夹层180在衬底100的第二区域II上的一部分可以被去除以形成暴露衬底100的第二区域II的第二开口194。也就是，第二开口194可以通过去除第一绝缘夹层180的邻近于第一栅极结构的部分，即第一绝缘夹层180的其下未形成第二绝缘图案164和蚀刻停止图案174的部分，而形成在衬底100的第二区域II上。在示例实施方式中，多个第一开口192可以在第一方向和第二方向上形成，因此第一开口阵列可以被形成。在示例实施方式中，当第一开口192和第二开口194被形成时，衬底100的第一区域I和第二区域II的上部也可以被去除。选择性外延生长(SEG)工艺可以被执行以分别形成部分地填充第一开口192和第二开口194的第一外延层202和第二外延层204。第一外延层202和第二外延层204可以例如同时通过相同的SEG工艺形成。在示例实施方式中，SEG工艺可以通过将例如硅源气体、锗源气体、蚀刻气体和载气提供到衬底100上被执行。SEG工艺可以使用例如甲硅烷气体(SiH4)气体、乙硅烷(Si2H6)气体、二氯甲硅烷(SiH2Cl2)气体等作为硅源气体，使用例如锗烷(GeH4)气体作为锗源气体，使用例如氯化氢(HCl)气体作为蚀刻气体，以及使用例如氢(H2)气体作为载气而被执行。因此，单晶硅-锗层可以形成为第一外延层202和第二外延层204的每个。例如，SEG工艺可以使用例如乙硼烷(B2H6)气体的p型杂质源气体被执行，以形成掺杂有p型杂质的单晶硅-锗层作为本文档来自技高网...

【技术保护点】
1.一种垂直存储器件，包括：栅极结构，其在衬底的外围电路区域上，所述衬底包括单元区域和所述外围电路区域，所述栅极结构包括第一栅电极；在所述衬底的所述单元区域上在基本上垂直于所述衬底的上表面的垂直方向上分别顺序地设置在多个层处的第二栅电极、第三栅电极和第四栅电极；第一外延层，其在所述衬底的所述单元区域上延伸穿过所述第二栅电极；沟道，其在所述第一外延层上在所述垂直方向上延伸穿过所述第三栅电极和所述第四栅电极；以及第二外延层，其在所述衬底的所述外围电路区域的邻近于所述栅极结构的部分上。

【技术特征摘要】
2017.02.27 KR 10-2017-00252791.一种垂直存储器件，包括：栅极结构，其在衬底的外围电路区域上，所述衬底包括单元区域和所述外围电路区域，所述栅极结构包括第一栅电极；在所述衬底的所述单元区域上在基本上垂直于所述衬底的上表面的垂直方向上分别顺序地设置在多个层处的第二栅电极、第三栅电极和第四栅电极；第一外延层，其在所述衬底的所述单元区域上延伸穿过所述第二栅电极；沟道，其在所述第一外延层上在所述垂直方向上延伸穿过所述第三栅电极和所述第四栅电极；以及第二外延层，其在所述衬底的所述外围电路区域的邻近于所述栅极结构的部分上。2.如权利要求1所述的垂直存储器件，其中所述第一外延层和所述第二外延层包括基本相同的材料。3.如权利要求2所述的垂直存储器件，其中所述第一外延层和所述第二外延层包括掺杂有p型杂质的硅-锗。4.如权利要求1所述的垂直存储器件，其中所述第一外延层的上表面高于所述第二外延层的上表面。5.如权利要求1所述的垂直存储器件，还包括在所述栅极结构的表面上的蚀刻停止图案，所述蚀刻停止图案包括氮化物，并且所述蚀刻停止图案的厚度大于所述第二栅电极的厚度。6.如权利要求5所述的垂直存储器件，还包括至少覆盖所述第二栅电极的下表面和上表面的阻挡图案，其中所述蚀刻停止图案的所述厚度基本上等于所述第二栅电极的所述厚度与覆盖所述第二栅电极的所述下表面和所述上表面的所述阻挡图案的厚度之和。7.如权利要求1所述的垂直存储器件，其中所述栅极结构包括栅极绝缘图案、所述第一栅电极和栅极掩模，所述第一栅电极包括顺序堆叠的第一多晶硅图案和第一金属图案。8.如权利要求7所述的垂直存储器件，其中所述第二栅电极包括顺序堆叠的第二多晶硅图案和第二金属图案，所述第一金属图案和所述第二金属图案包括基本相同的金属。9.如权利要求8所述的垂直存储器件，其中所述第一多晶硅图案和所述第二多晶硅图案具有基本相同的厚度，并且所述第一金属图案和所述第二金属图案具有基本相同的厚度。10.如权利要求1所述的垂直存储器件，其中所述第二栅电极在单个层处，并且所述第三栅电极和所述第四栅电极的每个在多个层处。11.如权利要求1所述的垂直存储器件，其中所述第一外延层用作包括所述第二栅电极的晶体管的沟道，并且所述第二外延层用作包括所述第一栅电极的晶体管的源极/漏极层。12.一种垂直存储器件，包括：栅极结构，其在衬底的外围电路区域上，所述衬底包括单元区域和所述外围电路区域，所述栅极结构包括第一栅电极；源极/漏极层，其在所述衬底的所...

【专利技术属性】
技术研发人员：尹琇钰，尹壮根，任峻成，黄盛珉，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR