Semiconductor package with electromagnetic interference shielding or electromagnetic wave scattering structure. A semiconductor package is disclosed. The semiconductor package may include a substrate and a semiconductor chip mounted above the substrate in a manner that causes the active surface of the semiconductor chip to face the surface of the substrate. The semiconductor chip and the substrate can be configured for shielding or scattering electromagnetic waves.
【技术实现步骤摘要】
具有电磁干扰屏蔽或电磁波散射结构的半导体封装
本公开的实施方式的示例可以总体上涉及半导体封装,并且更具体地,涉及与屏蔽电磁波相关的半导体封装。
技术介绍
当上面已经安装有半导体封装的电子装置操作时,该电子装置不可避免地产生电磁波。所产生的电磁波通过辐射被传送到外部装置。这些电磁场所导致的干扰即电磁干扰(下文中简称为“EMI”)将导致外部装置故障。近来,随着电子装置的重量和尺寸减小并且变得越来越薄且越来越短,因为半导体之间的间隔减小并且操作速度增加,所以产生许多与EMI有关的问题。因此,屏蔽内部所产生的电磁波正成为电子装置的重要问题。
技术实现思路
在实施方式中,一种半导体封装可以包括基板,所述基板具有设置在基板的顶表面上的接合指。该半导体封装可以包括半导体芯片,该半导体芯片按照使得所述半导体芯片的有源表面面对所述基板的所述顶表面的方式安装在所述基板的所述顶表面上方。所述半导体芯片可以包括接合焊盘,所述接合焊盘设置在所述有源表面上方并且与所述接合指电联接。所述基板可以包括外部信号线,所述外部信号线设置在所述基板的所述顶表面上方并且具有与所述接合指联接的第一一端。所述基板可以包括第一接地图案,所述第一接地图案设置在所述基板的所述顶表面上方并且从所述半导体芯片与所述基板交叠的交叠区域延伸到所述基板的边缘。所述基板可以包括内部信号线,所述内部信号线形成在所述基板内并且与所述外部信号线电联接。所述接合指可以被设置成与所述半导体芯片交叠。所述内部信号线可以从所述交叠区域延伸到所述交叠区域的外部。所述第一接地图案可以被设置成与延伸到所述交叠区域外部的所述内部信号线交叠。在实 ...
【技术保护点】
1.一种半导体封装,该半导体封装包括:基板,该基板具有设置在所述基板的顶表面上方的接合指;以及半导体芯片,该半导体芯片按照使得所述半导体芯片的有源表面面对所述基板的所述顶表面的方式安装在所述基板的所述顶表面上方,其中,所述半导体芯片包括设置在所述有源表面上方并且与所述接合指电联接的接合焊盘,所述基板包括:外部信号线,该外部信号线设置在所述基板的所述顶表面上方并且具有与所述接合指联接的第一一端;第一接地图案,该第一接地图案设置在所述基板的所述顶表面上方并且从所述半导体芯片与所述基板交叠的交叠区域延伸到所述基板的边缘;以及内部信号线,该内部信号线形成在所述基板内并且与所述外部信号线电联接,所述接合指被设置成与所述半导体芯片交叠,所述内部信号线从所述交叠区域延伸到所述交叠区域的外部,并且所述第一接地图案被设置成与延伸到所述交叠区域外部的所述内部信号线交叠。
【技术特征摘要】
2017.02.24 KR 10-2017-00245401.一种半导体封装,该半导体封装包括:基板,该基板具有设置在所述基板的顶表面上方的接合指;以及半导体芯片,该半导体芯片按照使得所述半导体芯片的有源表面面对所述基板的所述顶表面的方式安装在所述基板的所述顶表面上方,其中,所述半导体芯片包括设置在所述有源表面上方并且与所述接合指电联接的接合焊盘,所述基板包括:外部信号线,该外部信号线设置在所述基板的所述顶表面上方并且具有与所述接合指联接的第一一端;第一接地图案,该第一接地图案设置在所述基板的所述顶表面上方并且从所述半导体芯片与所述基板交叠的交叠区域延伸到所述基板的边缘;以及内部信号线,该内部信号线形成在所述基板内并且与所述外部信号线电联接,所述接合指被设置成与所述半导体芯片交叠,所述内部信号线从所述交叠区域延伸到所述交叠区域的外部,并且所述第一接地图案被设置成与延伸到所述交叠区域外部的所述内部信号线交叠。2.根据权利要求1所述的半导体封装,其中,所述基板包括与所述第一接地图案电联接的接地接合指,并且所述半导体芯片包括:接地接合焊盘,该接地接合焊盘设置在所述有源表面上;接地金属图案,该接地金属图案设置在所述有源表面上并且与所述接地接合焊盘联接;以及凸块,该凸块按照将所述接合焊盘和所述接合指电联接并且将所述接地接合焊盘和所述接地接合指电联接的方式设置在所述接合焊盘和所述接地接合焊盘上方。3.根据权利要求1所述的半导体封装,其中,所述基板包括具有至少两层布线层的多层布线结构。4.根据权利要求1所述的半导体封装,其中,所述基板还包括:第一阻焊剂,该第一阻焊剂按照使所述接合指和所述接地接合指暴露的方式形成在所述基板的所述顶表面上方;第一外部电极、第二外部电极和第三外部电极,该第一外部电极、该第二外部电极和该第三外部电极设置在所述基板的底表面上方;以及第二阻焊剂,该第二阻焊剂按照使所述第一外部电极、所述第二外部电极和所述第三外部电极暴露的方式形成在所述基板的所述底表面上方。5.根据权利要求4所述的半导体封装,其中,所述外部信号线包括第一一端和与所述第一一端相对的第一另一端,所述内部信号线包括第二一端和与所述第二一端相对的第二另一端,并且所述基板包括:第一信号通孔,该第一信号通孔按照与所述半导体芯片交叠并且将所述第一另一端和所述第二一端联接的方式形成在所述基板内,以及第二信号通孔,该第二信号通孔按照将所述第二另一端和所述第一外部电极联接的方式形成在所述基板内。6.根据权利要求5所述的半导体封装,其中,所述第二信号通孔设置在所述交叠区域的外部。7.根据权利要求1所述的半导体封装,其中,整个所述外部信号线与所述半导体芯片交叠。8.根据权利要求1所述的半导体封装,其中,所述内部信号线的位于所述交叠区域外的部分仅设置在与所述第一接地图案交叠的区域中。9.根据权利要求5所述的半导体封装,其中,所述基板包括:第二接地图案,该第二接地图案设置在所述基板内的与所述内部信号线的层相同的层中;第三接地图案,该第三接地图案设置在所述基板内的设置有所述内部信号线的层与设置有所述第一外部电极至所述第三外部电极的层之间的层中,所述第三接地图案与所述内部信号线交叠;第一接地通孔,该第一接地通孔按照将所述第一接地图案、所述第二接地图案、所述第三接地图案和所述第二外部电极联接的方式形成在所述基板内;以及第二接地通孔,该第二接地通孔按照将所述第三接地图案和所述第三外部电极联接的方式形成在所述基板内。10.根据权利要求9所述的半导体封装,其中,存在多个所述第一接地通孔,所述多个第一接地通孔被配置为使从所述外部信号线和所述内部信号线产生的电磁波辐射到所述基板外部的量最小化。11.根据权利要求10所述的半导体封装,其中,所述多个第一接地通孔位于所述基板的周边处。12.根据权利要求4所述的半导体封装,该半导体封装还包括:密封构件,该密封构件按照覆盖所述半导体芯片的方式形成在包括所述第一阻焊剂的所述基板的所述顶表面上方;以及外部联接构件,该外部联接构件形成在所述第一外部电极、所述第二外部电极和所述第三外部电极上方。13.一种半导体封装,该半导体封装包括:基板,该基板具有形成在所述基板的顶表面上方的接合指、外部信号线、接地接合指和第一接地图案,具有与所述外部信号线电联接并且设置在所述基板内的内部信号线,并且具有设置在所述基板的底表面上方的第一外部电极、第二外部电极和第三外部电极,所述接合指和所述外部信号线联接在一起并且所述接地接合指和所述第一接地图案联接在一起;以及半导体芯片,该半导体芯片具有按照面对所述基板的所述顶表面的方式安装在所述基板的所述顶表面上方的有源表面、设置在所述有源表面上方的与所述接合指电联接的接合焊盘、设置在所述有源表面上方的与所述接地接合指电联接的接地接合焊盘、以及设置在所述有源表面上方的与所述接地接合焊盘联接的接地金属图案,其中,所述接...
【专利技术属性】
技术研发人员:郑源德,林相俊,林星默,
申请(专利权)人:爱思开海力士有限公司,
类型:发明
国别省市:韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。