The embodiment of the invention provides a bit register and a driving method thereof, a transmitting driving circuit and a display device, and relates to the display technical field. The shift register includes the first node control module, the second node control module and the output control module. The first node control module supplies the input signal or the high level signal to the first node according to the first clock signal and the second clock signal, and controls the level of the first node. The second node control module controls the level of the first node according to the first clock signal and the second clock signal. The level of the first node, the first clock signal, the second clock signal, the first low level signal and the high level signal control the level of the second node. Level, the low level of the first low level signal is not the same as the low level of the second low level signal. The invention can simplify the structure of the shift register and eliminate the competition phenomenon.
【技术实现步骤摘要】
一种移位寄存器及其驱动方法、发射驱动电路和显示装置
本专利技术涉及显示
,尤其涉及一种移位寄存器及其驱动方法、发射驱动电路和显示装置。
技术介绍
随着平面显示器技术的蓬勃发展,有机发光显示装置(OrganicLightEmittingDisplay,简称OLED)由于其具有自发光、高亮度、广视角、快速反应等优良特性,应用越来越广泛。有机发光显示装置包括:多个像素,用以显示图像;扫描驱动电路,用以将扫描信号顺序施加到像素;数据驱动电路,用以将数据电压施加到像素;发射驱动电路,用以将发射信号施加到像素。有机发光显示装置显示图像的过程如下:像素响应于打描信号而接收数据电压,像素发射具有与数据电压对应的预定亮度的光以显示图像,其中,发射驱动电路响应于初始控制信号被初始化,并产生发射信号,发射信号控制像素的发射时间段。专利技术人发现,现有技术中的发射驱动电路包括的移位寄存器如图1和图2所示,图1为现有技术提供的移位寄存器的电路结构图,图2为现有技术提供的移位寄存器中的移位寄存单元(图1中虚线框所示)的工作时序图,现有技术中的移位寄存器由移位寄存单元和反向单元组成,使得移位寄存器的结构复杂,并且在移位寄存单元部分有竞争现象,导致移位寄存器的输出端的输出出现错误。
技术实现思路
本专利技术实施例提供一种移位寄存器及其驱动方法、发射驱动电路和显示装置,可以简化移位寄存器的结构,消除竞争现象,保证移位寄存器的正常输出。第一方面,本专利技术实施例提供一种移位寄存器,所述移位寄存器包括:第一节点控制模块,电连接于输入信号端、第一时钟信号端、第二时钟信号端和高电平信号端,用于根 ...
【技术保护点】
1.一种移位寄存器,其特征在于,包括:第一节点控制模块,电连接于输入信号端、第一时钟信号端、第二时钟信号端和高电平信号端,用于根据第一时钟信号和第二时钟信号,将输入信号或者高电平信号提供给第一节点,对所述第一节点的电平进行控制;第二节点控制模块,电连接于所述第一节点、所述第一时钟信号端、所述第二时钟信号端、第一低电平信号端和所述高电平信号端,用于根据所述第一节点的电平、所述第一时钟信号、所述第二时钟信号、第一低电平信号和所述高电平信号,对第二节点的电平进行控制;输出控制模块,电连接于所述第一节点、所述第二节点、所述高电平信号端和第二低电平信号端,用于根据所述第一节点的电平、所述第二节点的电平、所述高电平信号和第二低电平信号,使输出端输出高电平或者低电平;其中,所述第一低电平信号的低电平和所述第二低电平信号的低电平不相同。
【技术特征摘要】
1.一种移位寄存器,其特征在于,包括:第一节点控制模块,电连接于输入信号端、第一时钟信号端、第二时钟信号端和高电平信号端,用于根据第一时钟信号和第二时钟信号,将输入信号或者高电平信号提供给第一节点,对所述第一节点的电平进行控制;第二节点控制模块,电连接于所述第一节点、所述第一时钟信号端、所述第二时钟信号端、第一低电平信号端和所述高电平信号端,用于根据所述第一节点的电平、所述第一时钟信号、所述第二时钟信号、第一低电平信号和所述高电平信号,对第二节点的电平进行控制;输出控制模块,电连接于所述第一节点、所述第二节点、所述高电平信号端和第二低电平信号端,用于根据所述第一节点的电平、所述第二节点的电平、所述高电平信号和第二低电平信号,使输出端输出高电平或者低电平;其中,所述第一低电平信号的低电平和所述第二低电平信号的低电平不相同。2.根据权利要求1所述的移位寄存器,其特征在于,所述第一低电平信号的低电平小于所述第二低电平信号的低电平。3.根据权利要求1所述的移位寄存器,其特征在于,所述第一节点控制模块包括第一晶体管、第二晶体管和第三晶体管,其中,所述第一晶体管的控制端电连接所述第一时钟信号端,第一端电连接所述输入信号端,第二端电连接所述第一节点;所述第二晶体管的控制端电连接所述第二时钟信号端,第一端电连接所述第三晶体管的第二端,第二端电连接所述第一节点;所述第三晶体管的控制端电连接第三节点,第一端电连接所述高电平信号端。4.根据权利要求3所述的移位寄存器,其特征在于,所述第一节点控制模块还包括第一电容,所述第一电容的第一端电连接所述第二时钟信号端,第二端电连接所述第一节点。5.根据权利要求1所述的移位寄存器,其特征在于,所述第二节点控制模块包括:第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第二电容和第三电容,其中,所述第四晶体管的控制端电连接所述第一时钟信号端,第一端电连接所述第一低电平信号端,第二端电连接第三节点;所述第五晶体管的控制端电连接所述第一节点,第一端电连接所述第一时钟信号端,第二端电连接所述第三节点;所述第六晶体管的控制端电连接所述第三节点,第一端电连接所述第二时钟信号端,第二端电连接第四节点;所述第七晶体管的控制端电连接所述第二时钟信号端,第一端电连接所述第四节点,第二端电连接所述第二节点;所述第八晶体管的控制端电连接所述第一节点,第一端电连接所述高电平信号端,第二端电连接所述第二节点;所述第二电容的第一端电连接所述高电平信号端,第二端电连接所述第二节点;所述第三电容的第一端电连接所述第三节点,第二端电连接所述第四节点。6.根据权利要求5所述的移位寄存器,其特征在于,所述第三电容的电容量为60F~150F。7.根据权利要求5所述的移位寄存器,其特征在于,所述第一低电平信号的低电平与所述第二低电平信号的低电平的差值为2V~3V。8.根据权利要求7所述的移位寄存器,其特征在于,所述第一低电平信号的低电平为-9V~-10V,所述第二低电平信号的低电平为-7V~-8V。9.根据权利要求5所述的移位寄存器,其特征在于,所述第四晶体管的沟道的宽长比小于1。10.根据权利要求1所述的移位寄存器,其特征在于,所述输出控制模块包括第九晶体管和第十晶体管,其中,...
【专利技术属性】
技术研发人员:向东旭,李玥,朱仁远,高娅娜,周星耀,朱娟,蔡中兰,徐艺琳,黄高军,
申请(专利权)人:上海天马有机发光显示技术有限公司,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。