一种存储器的控制方法及装置制造方法及图纸

本申请公开了一种存储器的控制方法及装置，用以在控制属于同一RANK的SDRAM执行访问指令时降低布线难度、提高信号质量。方法包括：根据指令需求生成对两个SDRAM的访问指令，两个SDRAM被镜像固定于单板的两侧；根据访问指令生成两个片选信号，两个片选信号中的第一片选信号用于使能两个SDRAM中的第一SDRAM，两个片选信号中的第二片选信号用于使能两个SDRAM中的第二SDRAM；根据模式参数使两个片选信号中的至少一个片选信号有效，模式参数用于指示两个片选信号中每个片选信号的有效性；将访问指令和第一片选信号输出至第一SDRAM，将访问指令和第二片选信号输出至第二SDRAM。

Control method and device for memory

The application discloses a memory control method and device for reducing wiring difficulty and improving signal quality when controlling SDRAM belonging to the same RANK to execute access instructions. The method includes: generating access instructions to two SDRAMs according to instruction requirements, two SDRAMs are mirrored on both sides of the veneer; generating two chip selections according to the access instructions, the first chip selections of the two chip selections are used to enable the first SDRAM in the two SDRAMs, and the second chip selections in the two chip selections are used to enable the first SDRAM in the two SDRAMs. The second SDRAM in two SDRAMs; validates at least one of the two chip selections according to the mode parameters, which indicate the validity of each chip selections in the two chip selections; outputs the access instructions and the first chip selections to the first SDRAM, and the access instructions and the second chip selections to the first SDRAM. Two SDRAM.

【技术实现步骤摘要】
一种存储器的控制方法及装置
本申请涉及存储
，尤其涉及一种存储器的控制方法及装置。
技术介绍
在存储
中，同步动态随机存储器(SynchronousDynamicRandomAccessMemory，SDRAM)凭借其高速率、高集成度和低成本的优势成为众多处理器芯片的首选。当处理器对接SDRAM时，处理器中的片上系统(SystemOnChip，SOC)芯片通过发送符合电子元件工业联合会(JointElectronDeviceEngineeringCouncil，JEDEC)协议的访问指令实现对SDRAM的访问。SDRAM在接收到访问指令后是否执行该访问执行，主要通过用于使能SDRAM的片选(ChipSelect，CS)信号来指示。当SDRAM接收到的片选信号有效时，即对SDRAM进行使能，SDRAM执行接收到的访问指令；当SDRAM接收到的片选信号无效时，SDRAM不执行接收到的访问指令。通常，一个片选信号可用于使能属于同一内存区域(即RANK)的SDRAM。属于同一RANK的SDRAM可同时执行访问指令，且在物理上共用地址线和控制线。现有技术中，在使能属于同一RANK的多个SDRAM时，通常在印刷电路板(PrintedCircuitBoard，又称为单板)上布线时将全部SDRAM集成在单板的一侧，用一个片选信号来使能全部SDRAM，即用该片选信号来指示SDRAM是否执行接收到的访问指令。由于属于同一RANK的SDRAM在物理上共用地址线和控制线，因此，当把属于同一RANK的SDRAM排布在单板同一侧时，会提高布线难度，而且信号之间的串扰或噪声等也会造成信号质量的下降。综上，现有的存储器控制方式存在布线难度大、信号质量差的问题。
技术实现思路
本申请提供一种存储器的控制方法及装置，用以在控制属于同一RANK的多个SDRAM执行访问指令时降低布线难度、提高信号质量。第一方面，本申请提供一种存储器的控制方法，该方法包括如下步骤：根据指令需求生成对两个被镜像固定于单板的两侧的SDRAM的访问指令；根据访问指令生成两个片选信号；根据模式参数使两个片选信号中的至少一个片选信号有效；将访问指令和第一片选信号输出至两个SDRAM中的第一SDRAM，将访问指令和第二片选信号输出至两个SDRAM中的第二SDRAM。其中，两个片选信号中的第一片选信号用于使能第一SDRAM，第二片选信号用于使能第二SDRAM，模式参数用于指示两个片选信号中每个片选信号的有效性。在第一方面提供的方法中，由于第一SDRAM和第二SDRAM被镜像固定于单板的两侧，因而在对第一SDRAM和第二SDRAM布线时，布线方式更易于实现。这是因为：由于第一SDRAM和第二SDRAM被镜像固定于单板的两侧，那么第一SDRAM和第二SDRAM可共用地址信号链路，与现有技术中在单板上分别对每个SDRAM进行布线的方式相比，减小了布线面积和布线层数，从而降低了布线难度。同时，由于在布线时减少了单板上布线数量、布线面积和布线层数，因此采用第一方面提供的存储器的控制方法可以减少由于单板布线带来的信号间的串扰和噪声，提高信号质量。此外，由于在第一方面提供的方法中，根据模式参数使两个片选信号中的至少一个片选信号有效，并将访问指令和第一片选信号输出至第一SDRAM，将访问指令和第二片选信号输出至第二SDRAM。因此，在需要第一SDRAM执行对线序有严格要求的访问指令时，可通过模式参数的指示，使得第一片选信号有效、第二片选信号无效，从而使得第一SDRAM可单独执行该访问指令，或者在需要第二SDRAM执行对线序有严格要求的访问指令时，可通过模式参数的指示，使得第一片选信号无效、第二片选信号有效，从而使得第二SDRAM可单独执行该访问指令；在需要第一SDRAM和第二SDRAM同时执行对线序没有严格要求的访问指令时，可通过模式参数的指示，使得第一片选信号和第二片选信号均有效，从而使得该第一SDRAM和第二SDRAM可同时执行该访问指令。在一种可能的设计中，访问指令可以为模式寄存器配置(ModeRegisterSet，MRS)指令，也可以为数据读写指令。当访问指令为MRS指令时，可通过向第一SDRAM输出MRS指令和第一片选信号来控制第一SDRAM执行MRS指令，并通过向第二SDRAM输出MRS指令和第二片选信号来控制第二SDRAM执行MRS指令；当访问指令为数据读写指令时，可通过向第一SDRAM输出数据读写指令和第一片选信号来控制第一SDRAM执行数据读写指令，并通过向第二SDRAM输出数据读写指令和第二片选信号来控制第二SDRAM执行数据读写指令。在第一方面提供的方法中，模式参数用于指示两个片选信号中的每个片选信号的有效性。该模式参数可以为包含2比特的序列。比如，当模式参数为01时，表示第一片选信号有效；当模式参数为10时，表示第二片选信号有效；当模式参数为00或11时，表示第一片选信号和第二片选信号均有效。也就是说，根据模式参数使两个片选信号中的至少一个片选信号有效时，具体可通过如下方式实现：当模式参数为第一预设值(比如01)时，使第一片选信号有效；当模式参数为第二预设值(比如10)时，使第二片选信号有效；当模式参数为第三预设值(比如00)或第四预设值(比如11)时，使第一片选信号和第二片选信号有效。因此，通过包含2比特的模式参数的指示就可涵盖两个片选信号的有效性的所用情况，从而实现通过模式参数指示两个片选信号中的每个片选信号的有效性。需要说明的是，模式参数包含的比特数不限于2个，只要该模式参数可涵盖两个片选信号的有效性的所用情况即可。第二方面，本申请提供一种存储器的控制装置，该装置包括单板、SOC芯片、第一SDRAM和第二SDRAM。其中，第一SDRAM和第二SDRAM被镜像固定于单板的两侧，SOC芯片与第一SDRAM被固定于单板的第一侧，第二SDRAM被固定于单板的第二侧。单板的第一侧上设有第一地址信号链路、第一片选信号链路和第二片选信号链路。第一地址信号链路用于连接第一SDRAM的地址信号管脚和SOC芯片的地址信号管脚，第一片选信号管脚用于连接第一SDRAM的片选信号管脚和SOC芯片的第一片选信号管脚。单板上还设有至少一个过孔，第一地址信号链路通过至少一个过孔与单板的第二侧上的第二地址信号链路通信连接，第二片选信号链路通过至少一个过孔与单板的第二侧上的第三片选信号链路通信连接，第一地址信号链路和第二地址信号链路一起将SOC芯片的地址信号管脚和第二SDRAM的地址信号管脚通信连接，第二片选信号链路和第三片选信号链路一起将SOC芯片的第二片选信号管脚和第二SDRAM的片选信号管脚通信连接。SOC芯片包括：处理器、动态存储控制器和驱动器。处理器用于根据指令需求生成对第一SDRAM和第二SDRAM的访问指令；动态存储控制器用于根据访问指令生成两个片选信号，并根据模式参数使两个片选信号中的至少一个片选信号有效；驱动器，用于将访问指令和两个片选信号中的第一片选信号输出至第一SDRAM，将访问指令和两个片选信号中的第二片选信号输出至第二SDRAM。其中，第一片选信号用于使能第一SDRAM，第二片选信号用于使能第二SDRAM，模式参数用于指示两个片选信号中每个片选本文档来自技高网...

【技术保护点】
1.一种存储器的控制方法，其特征在于，包括：根据指令需求生成对两个同步动态随机存储器SDRAM的访问指令，所述两个SDRAM被镜像固定于单板的两侧；根据所述访问指令生成两个片选信号，所述两个片选信号中的第一片选信号用于使能所述两个SDRAM中的第一SDRAM，所述两个片选信号中的第二片选信号用于使能所述两个SDRAM中的第二SDRAM；根据模式参数使所述两个片选信号中的至少一个片选信号有效，所述模式参数用于指示所述两个片选信号中每个片选信号的有效性；将所述访问指令和所述第一片选信号输出至所述第一SDRAM，将所述访问指令和所述第二片选信号输出至所述第二SDRAM。

【技术特征摘要】
1.一种存储器的控制方法，其特征在于，包括：根据指令需求生成对两个同步动态随机存储器SDRAM的访问指令，所述两个SDRAM被镜像固定于单板的两侧；根据所述访问指令生成两个片选信号，所述两个片选信号中的第一片选信号用于使能所述两个SDRAM中的第一SDRAM，所述两个片选信号中的第二片选信号用于使能所述两个SDRAM中的第二SDRAM；根据模式参数使所述两个片选信号中的至少一个片选信号有效，所述模式参数用于指示所述两个片选信号中每个片选信号的有效性；将所述访问指令和所述第一片选信号输出至所述第一SDRAM，将所述访问指令和所述第二片选信号输出至所述第二SDRAM。2.如权利要求1所述的方法，其特征在于，所述访问指令为模式寄存器配置MRS指令，或者所述访问指令为数据读写指令。3.如权利要求1或2所述的方法，其特征在于，根据模式参数使所述两个片选信号中的至少一个片选信号有效，包括：当所述模式参数为第一预设值时，使所述第一片选信号有效；当所述模式参数为第二预设值时，使所述第二片选信号有效；当所述模式参数为第三预设值或第四预设值时，使所述第一片选信号和所述第二片选信号有效。4.一种存储器的控制装置，其特征在于，包括单板、片上系统SOC芯片、第一SDRAM和第二SDRAM，所述第一SDRAM和所述第二SDRAM被镜像固定于所述单板的两侧，所述SOC芯片与所述第一SDRAM被固定于所述单板的第一侧，所述第二SDRAM被固定于所述单板的第二侧，所述单板的第一侧上设有第一地址信号链路、第一片选信号链路和第二片选信号链路，所述第一地址信号链路用于连接所述第一SDRAM的地址信号管脚和所述SOC芯片的地址信号管脚，所述第一片选信号管脚用于连接所述第一SDRAM的片选信号管脚...

【专利技术属性】
技术研发人员：王增强，杨谊峰，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44