一种具有内置JFET结构的IGBT器件制造技术

一种具有内置JFET结构的IGBT器件，属于功率半导体器件技术领域。本发明专利技术提供的IGBT器件结构通过在传统槽栅型IGBT的体区引入JEFT区，JFET区等效为可变电阻，在器件正向导通时存储空穴，正向阻断时为空穴提供快速泄放回路，从而降低了器件的饱和导通压降和关断损耗，避免了器件关断后发生的短路失效现象，提高了器件的关断能力；并且，连接栅极结构与JFET区的连接桥在器件正向阻断时能够起到场板的作用，从而有效降低连接桥下方区域表面电场峰值，提高器件的耐压和工作可靠性；本发明专利技术提出内置有JFET结构的IGBT器件与现有高压IGBT器件制作工艺兼容，有利于实现产业化。

A IGBT device with built-in JFET structure

A IGBT device with built-in JFET structure belongs to the technical field of power semiconductor devices. The structure of the IGBT device provided by the invention introduces the JEFT region into the volume region of the conventional slot-gate IGBT, and the JFET region is equivalent to a variable resistance, which stores holes when the device is on-line and provides a fast discharge circuit for the holes when the device is on-line blocked, thereby reducing the saturated on-voltage drop and the switching-off loss of the device and avoiding the occurrence after the device is off. In addition, the connecting bridge between the gate structure and the JFET region can act as the field plate when the device is blocked forward, thereby effectively reducing the peak value of the electric field on the surface of the area below the connecting bridge, and improving the voltage withstanding and working reliability of the device; the invention proposes a JFET structure built-in. The IGBT device is compatible with the manufacturing process of the existing high-voltage IGBT devices, and is conducive to industrialization.

【技术实现步骤摘要】
一种具有内置JFET结构的IGBT器件
本专利技术属于功率半导体器件
，具体涉及一种具有内置JFET结构的IGBT器件。
技术介绍
随着轨道交通、智能电网、绿色能源等领域的快速发展，绝缘栅双极晶体管(InsulatedGateBipolarTransistor，IGBT)凭借其栅极控制简单、输入阻抗高、开关速度快、电流密度大、饱和压降低等优势，已经成为了中高功率电力电子领域的主流功率开关器件之一；同时还将继续朝着高压、大电流、高工作温度和高可靠性等方向发展。IGBT器件的高压场合应用，特别在电机驱动过程中，器件两端会经历短路情况；器件在负载短路情况下导通，导致存在短暂的温度急剧上升。而高温过程往往容易诱发器件因动态雪崩、闩锁效应、关断后漏电过大而失效。IGBT短路失效从时间上表现为立刻失效和延迟失效，延迟失效(delayedbreak)现目前是高压IGBT器件的常见失效模式，其本质上是由温度升高而引发的热奔现象。现目前高压IGBT通常采用平面栅结构，并用于高铁、电力输运等对于可靠性(特别是短路能力)要求很高的场合。研究人员为了提高IGBT器件的短路能力，提出平面栅型高电导调制IGBT(HiGT)和平面栅型发射极镇流电阻IGBT(EBR-IGBT)等诸多结构。但是由于平面栅型IGBT存在寄生JFET区电阻，其本身饱和压降较大，增加了通态损耗。因此ABB和Hitachi等国外企业陆续推出槽型栅IGBT。槽型栅IGBT的元胞具有高沟道密度的特点，这就使得器件在发生短路时的短路电流相比于额定电流有更加明显的提高，因此更加容易导致高压器件因热失效而烧毁，从而降低了器件的关断可靠性。目前提升槽栅型IGBT的抗短路能力主要方法是增大元胞间距，降低电流密度，因此发展出诸如Dummycell、PlugCell等器件结构。然而，增大元胞间距的同时器件的导通压降也随之增大。为了解决上述矛盾，研究人员借助于发射极载流子增强技术，进一步提出浮空P-base区(FloatingPbase，FP)结构。但是，槽栅之间的FP区，在正向导通时存储过量空穴，会引入负栅电容效应在栅极产生位移电流，影响栅控制能力；关断时空穴电流泄放需要时间，使得器件的关断损耗增加。同时，空穴在关断过程中若不能及时从FP区中抽取，会造成关断后泄漏电流过大，进而诱发延迟失效，降低器件的关断能力。现有方案通过引入钳位二极管和扩散电阻等方式，为关断时的FP区空穴提供泄放通路，但是暴露出泄放效率较低、器件击穿电压受损等问题。综上所述，如何在不影响器件基本特性的基础上解决高压IGBT器件的延迟短路现象，而且兼顾关断损耗、短路承受时间和饱和导通压降的折衷关系，成为了本领域技术人员亟待解决的技术问题。
技术实现思路
鉴于上文所述，本专利技术针对现有技术高压IGBT器件的延迟短路现象，提供了一种具有内置JFET结构的IGBT器件，通过在体区中引入JFET区为关断时的空穴提供泄放路径，以此降低饱和导通压降和关断损耗，提升高压IGBT器件的关断能力。为了实现上述目的，本专利技术提供如下技术方案：一种具有内置JFET结构的IGBT器件，其元胞结构包括从下至上依次层叠设置的金属集电极7、第一导电类型半导体集电区6、第二导电类型半导体缓冲层5、第二导电类型半导体漂移区4和金属发射极11；所述第二导电类型半导体漂移区4的顶层具有第一导电类型半导体体区8、第一导电类型半导体基区2、第二导电类型半导体发射区1和栅极结构；所述第一导电类型半导体体区8位于第二导电类型半导体漂移区4顶层的中间区域；所述第一导电类型半导体基区2分别位于第二导电类型半导体漂移区4顶层两侧的区域，所述第一导电类型半导体基区2的顶层具有第二导电类型半导体发射区1；所述栅极结构位于第二导电类型半导体发射区1和第一导电类型半导体基区2与第一导电类型半导体体区8之间；所述栅极结构包括栅电极9和栅介质层3，所述栅介质层3沿器件垂直方向延伸进入第二导电类型半导体漂移区4中形成沟槽，所述栅电极9设于沟槽中；所述栅极结构的一侧通过栅介质层3与第一导电类型半导体基区2、第二导电类型半导体发射区1和第二导电类型半导体漂移区4相接触，所述栅极结构的另一侧通过栅介质层3与第二导电类型半导体漂移区4接触且与第一导电类型半导体体区8相隔离；所述第一导电类型半导体体区8的部分上表面、第一导电类型半导体基区2的上表面以及第二导电类型半导体发射区1的上表面均具有金属发射极11；其特征在于：第一导电类型半导体体区8顶层中具有第二导电类型半导体区12和第一导电类型半导体区13形成的JFET结构；所述第一导电类型半导体区13作为JFET结构的源极区，设置在第一导电类型半导体体区8顶层的中间区域，所述第二导电类型半导体区12作为JFET结构的栅极区，对称设置在所述第一导电类型半导体区13的两侧；所述第一导电类型半导体区13通过金属发射极11分别与第二导电类型半导体发射区1和第一导电类型半导体基区2短接；所述第二导电类型半导体区12通过连接桥14与栅电极9相连；所述连接桥14与第一导电类型半导体体区8、第二导电类型半导体漂移区4及金属发射极11之间通过介质层10相隔离。进一步的是，本专利技术中对称设置的第二导电类型半导体区12之间的宽度小于器件在通态条件下JFET产生的耗尽区宽度，第一导电类型半导体体区8与第二导电类型半导体区12二者结深之差大于正向阻断时第一导电类型半导体体区8内的耗尽区宽度。进一步的是，本专利技术中栅极结构的深度小于第一导电类型半导体体区8的结深。进一步的是，本专利技术中通过控制连接桥14与第一导电类型半导体体区8、第二导电类型半导体漂移区4之间的介质层10的厚度，使得第二导电类型半导体漂移区4表面电场通过介质层10耦合至连接桥14，从而使得连接桥14在器件正向阻断时起到场板作用，降低该处表面电场峰值，以此提高耐压和降低可动离子对器件可靠性的影响。进一步的是，本专利技术中第一导电类型半导体体区8的掺杂方式为非均匀掺杂或者均匀掺杂。进一步的是，本专利技术中第一导电类型半导体或者第二导电类型半导体的材料为单晶硅、碳化硅或者氮化镓。进一步的是，本专利技术中第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体。进一步的是，本专利技术中第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体。本专利技术第一导电类型半导体体区8中内置的JFET结构需要满足以下条件：1第一导电类型半导体体区8与栅极结构之间通过第二导电类型半导体漂移区4隔断；2第二导电类型半导体区12位于正向阻断时第一导电类型半导体体区8的中性区域；3JFET结构中左右对称的第二导电类型半导体区12与第一导电类型半导体体区8即JFET沟道区产生的耗尽层宽度能将沟道区完全阻断。相比现有技术，本专利技术的有益效果在于：(1)本专利技术通过在体区引入JFET区，JFET区等效为可变电阻，在器件正向导通时存储空穴，正向阻断时为空穴提供快速泄放回路，从而降低了器件的饱和导通压降和关断损耗，避免了器件关断后发生的短路失效现象，提高了器件的关断能力。(2)本专利技术通过控制连接桥与漂移区之间的介质层的厚度，使得连接桥在器件正向阻断时起到场板的作用，从而有效降低连接桥下方区域表面电场峰值，提高器件的耐压和工作可靠性。(3)本发本文档来自技高网...

【技术保护点】
1.一种具有内置JFET结构的IGBT器件，其元胞结构包括从下至上依次层叠设置的金属集电极(7)、第一导电类型半导体集电区(6)、第二导电类型半导体缓冲层(5)、第二导电类型半导体漂移区(4)和金属发射极(11)；所述第二导电类型半导体漂移区(4)的顶层具有第一导电类型半导体体区(8)、第一导电类型半导体基区(2)、第二导电类型半导体发射区(1)和栅极结构；所述第一导电类型半导体体区(8)位于第二导电类型半导体漂移区(4)顶层的中间区域；所述第一导电类型半导体基区(2)分别位于第二导电类型半导体漂移区(4)顶层两侧的区域，所述第一导电类型半导体基区(2)的顶层具有第二导电类型半导体发射区(1)；所述栅极结构位于第二导电类型半导体发射区(1)和第一导电类型半导体基区(2)与第一导电类型半导体体区(8)之间；所述栅极结构包括栅电极(9)和栅介质层(3)，所述栅介质层(3)沿器件垂直方向延伸进入第二导电类型半导体漂移区(4)中形成沟槽，所述栅电极(9)设于沟槽中；所述栅极结构的一侧通过栅介质层(3)与第一导电类型半导体基区(2)、第二导电类型半导体发射区(1)和第二导电类型半导体漂移区(4)相接触，所述栅极结构的另一侧通过栅介质层(3)与第二导电类型半导体漂移区(4)接触且与第一导电类型半导体体区(8)相隔离；所述第一导电类型半导体体区(8)的部分上表面、第一导电类型半导体基区(2)的上表面以及第二导电类型半导体发射区(1)的上表面均具有金属发射极(11)；其特征在于：第一导电类型半导体体区(8)顶层中具有第二导电类型半导体区(12)和第一导电类型半导体区(13)形成的JFET结构；所述第一导电类型半导体区(13)作为JFET结构的源极区，设置在第一导电类型半导体体区(8)顶层的中间区域，所述第二导电类型半导体区(12)作为JFET结构的栅极区，对称设置在所述第一导电类型半导体区(13)的两侧；所述第一导电类型半导体区(13)通过金属发射极(11)分别与第二导电类型半导体发射区(1)和第一导电类型半导体基区(2)短接；所述第二导电类型半导体区(12)通过连接桥(14)与栅电极(9)相连；所述连接桥(14)与第一导电类型半导体体区(8)、第二导电类型半导体漂移区(4)及金属发射极(11)之间通过介质层(10)相隔离。...

【技术特征摘要】
1.一种具有内置JFET结构的IGBT器件，其元胞结构包括从下至上依次层叠设置的金属集电极(7)、第一导电类型半导体集电区(6)、第二导电类型半导体缓冲层(5)、第二导电类型半导体漂移区(4)和金属发射极(11)；所述第二导电类型半导体漂移区(4)的顶层具有第一导电类型半导体体区(8)、第一导电类型半导体基区(2)、第二导电类型半导体发射区(1)和栅极结构；所述第一导电类型半导体体区(8)位于第二导电类型半导体漂移区(4)顶层的中间区域；所述第一导电类型半导体基区(2)分别位于第二导电类型半导体漂移区(4)顶层两侧的区域，所述第一导电类型半导体基区(2)的顶层具有第二导电类型半导体发射区(1)；所述栅极结构位于第二导电类型半导体发射区(1)和第一导电类型半导体基区(2)与第一导电类型半导体体区(8)之间；所述栅极结构包括栅电极(9)和栅介质层(3)，所述栅介质层(3)沿器件垂直方向延伸进入第二导电类型半导体漂移区(4)中形成沟槽，所述栅电极(9)设于沟槽中；所述栅极结构的一侧通过栅介质层(3)与第一导电类型半导体基区(2)、第二导电类型半导体发射区(1)和第二导电类型半导体漂移区(4)相接触，所述栅极结构的另一侧通过栅介质层(3)与第二导电类型半导体漂移区(4)接触且与第一导电类型半导体体区(8)相隔离；所述第一导电类型半导体体区(8)的部分上表面、第一导电类型半导体基区(2)的上表面以及第二导电类型半导体发射区(1)的上表面均具有金属发射极(11)；其特征在于：第一导电类型半导体体区(8)顶层中具有第二导电类型半导体区(12)和第一导电类型半导体区(13)形成的JFET结构；所述第一导电类型半导体区(13)作为JFET结构的源极区，设置在第一导电类型半导体体区(8)顶层的中间区域，所述第二导电类型半导体区(12)作为JFET结构的栅极区，对称设...

【专利技术属性】
技术研发人员：李泽宏，彭鑫，赵倩，杨洋，张金平，高巍，任敏，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51