半导体器件及其封装方法技术

技术编号:18865452 阅读:21 留言:0更新日期:2018-09-05 16:31
本发明专利技术提供了一种半导体器件及其封装方法。封装方法包括:镀金属层过程:提供芯片和衬底,在芯片的其中一面镀上金属层,在衬底上与芯片预粘合的区域镀上金属层;预烧结过程:利用低温低压烧结工艺,将金属薄膜与芯片的金属层、衬底的金属层预烧结在一起;金属薄膜、芯片的金属层和衬底的金属层的金属为同一金属;烧结过程:利用高温高压烧结工艺,烧结由芯片、金属薄膜和衬底预烧结而成的整体;引线封装过程:将烧结完成的芯片、金属薄膜和衬底连接至引线框架上;模封切筋过程:进行模封,并对模封后的引线框架进行切筋,以得到半导体器件封装结构。

Semiconductor device and packaging method thereof

The invention provides a semiconductor device and a packaging method thereof. The packaging method comprises the following steps: providing a chip and a substrate, plating a metal layer on one side of the chip, and plating a metal layer on the pre-bonded area between the substrate and the chip; pre-sintering process: pre-sintering the metal film with the metal layer and the substrate of the chip by low temperature and low pressure sintering process; The metal layers of metal films, chips and substrates are the same metal; sintering process: using high-temperature and high-pressure sintering process, sintered by chip, metal film and substrate pre-sintered into a whole; lead packaging process: sintered chip, metal film and substrate connected to the lead frame; die sealing and cutting Reinforcement process: the die sealing, and after the die-sealed lead frame for cutting ribs, to get the semiconductor device packaging structure.

【技术实现步骤摘要】
半导体器件及其封装方法
本专利技术涉及半导体器件领域,特别涉及一种半导体器件及其封装方法。
技术介绍
封装对于半导体器件来说是必须的,也是至关重要的。封装包括芯片切割、芯片粘接、引线封装过程和模封切筋过程,其中芯片粘接工艺是将芯片固定于衬底的过程。传统的芯片粘接工艺是利用银胶或银膏实现芯片与衬底的粘接。然而,无论是银胶还是银膏中均包含较多有机成分,在烧结过程中,这些有机成分在较高的温度下与氧气反应而产生大量二氧化碳气体,一部分二氧化碳气体逸出,在逸出时使衬底与芯片之间产生空洞,另一部分二氧化碳气体未逸出留存在衬底与芯片之间,因此使得芯片与衬底之间存在大量空洞,严重影响芯片与衬底之间的热传导以及电传导等功能。
技术实现思路
本专利技术的目的在于提供一种半导体器件及其封装方法,以解决现有技术中的问题。为解决上述技术问题,本专利技术提供一种半导体器件的封装方法,包括:镀金属层过程:提供芯片和衬底,在所述芯片的其中一面镀上金属层,在所述衬底上与所述芯片预粘合的区域镀上金属层;预烧结过程:利用低温低压烧结工艺,将金属薄膜与所述芯片的金属层、所述衬底的金属层预烧结在一起,使所述芯片、所述金属薄膜和所述衬底联合成一个整体,所述金属薄膜、所述芯片的金属层和所述衬底的金属层由同一种金属材料形成;烧结过程:利用高温高压烧结工艺,烧结由所述芯片、所述金属薄膜和所述衬底预烧结而成的整体;引线封装过程:将烧结完成的所述芯片、所述金属薄膜和所述衬底连接至引线框架上;模封切筋过程:利用模封工艺对所述芯片、所述金属薄膜、所述衬底和所述引线框架进行模封,并对模封后的引线框架进行切筋,以得到半导体器件封装结构。优选地,所述金属薄膜为银薄膜,所述芯片和所述衬底上镀的金属层均为银层;或者,所述金属薄膜为金薄膜,所述芯片和所述衬底上镀的金属层均为金层。优选地,所述烧结过程在上模具和下模具中进行,所述上模具和所述下模具对由所述芯片、所述金属薄膜和所述衬底预烧结而成的整体进行施压和加热;所述上模具和所述下模具施加的压力大于15Mpa,加热的温度为200度~300度。优选地,所述上模具和所述下模具均包含多个单元,所述上模具的单元与所述下模的单元一一对应,用于同时烧结多个由所述芯片、所述金属薄膜和所述衬底预烧结而成的整体。优选地,所述上模具和所述下模具的内表面的平整度均小于5μm。优选地,所述金属薄膜的厚度小于100μm;所述金属薄膜的厚度为20μm~80μm。优选地,所述预烧结包括:将金属薄膜与所述芯片的金属层预烧结在一起,并将烧结在所述芯片上的金属薄膜再与所述衬底的金属层预烧结在一起。优选地,所述芯片的金属层厚度小于1μm;所述衬底的金属层厚度小于10μm;所述预烧结在贴片机中通过焊头使所述金属薄膜分别与所述芯片的金属层、所述衬底的金属层接触并预烧结在一起,所述预烧结的烧结温度为100度~150度,烧结压力为3Mpa~5Mpa,烧结时间为1~4秒。优选地,所述芯片为SiC芯片;所述衬底为陶瓷绝缘衬底。本专利技术还提供一种半导体器件,所述半导体器件采用如上所述的封装方法制得。由上述技术方案可知,本专利技术的优点和积极效果在于:本专利技术在芯片和衬底上镀金属层,以在预烧结、烧结过程中与金属薄膜融合在一起,并且由于金属薄膜、芯片的金属层和衬底的金属层由同一种金属材料形成,因此,融合效果好,使得芯片、金属薄膜和衬底之间的粘结性能更好。通过预烧结过程,将金属薄膜与芯片、衬底粘结在一起,由于金属薄膜几乎不含有机成分,大大降低了芯片与衬底之间的空洞率,且由于金属薄膜的形态固定,而不像现有技术中采用的银膏或银胶具有流动性,从而避免芯片的位置发生偏移,保证了芯片在衬底上位置的准确度,降低了由于芯片位置不正确而导致的返工率,保证了后续封装过程的顺利进行。芯片、金属薄膜和衬底预烧结成一体后,再进行烧结工艺,通过高温高压的烧结工艺,使金属薄膜与芯片的金属层、衬底的金属层中的金属颗粒发生迁移,同时高压使金属颗粒间的间隙变小,产生颗粒联合,最终形成空洞少且致密的烧结后的芯片、金属薄膜和衬底。由于空洞少,加强了芯片与基板之间的连接,使其连接强度较高,并且在后续引线封装过程中,减少了芯片暗裂的概率,提高了半导体器件的稳定,同时也提高了热传导和导电性。附图说明图1为本专利技术的半导体器件封装方法的流程图;图2为本专利技术的半导体器件封装方法烧结的原理图;图3为本专利技术的半导体器件封装方法预烧结的原理图。其中,附图标记说明如下:1、芯片;2、芯片的银层;3、银薄膜;4、衬底的银层;5、衬底;6、上模具;7、下模具;8、芯片、银薄膜和衬底联合形成的整体;9、银颗粒;11、焊头。具体实施方式体现本专利技术特征与优点的典型实施方式将在以下的说明中详细叙述。应理解的是本专利技术能够在不同的实施方式上具有各种的变化,其皆不脱离本专利技术的范围,且其中的说明及图示在本质上是当作说明之用,而非用以限制本专利技术。为了进一步说明本专利技术的原理和结构,现结合附图对本专利技术的优选实施例进行详细说明。参阅图1-图3,本专利技术提供一种半导体器件的封装方法,包括镀银过程、预烧结过程、烧结过程、引线封装过程和模封切筋过程。步骤S1,镀银层过程:提供芯片1和衬底5,在芯片1的其中一面镀上银层,在衬底5上与芯片1预粘合的区域镀上银层。芯片1为SiC芯片,衬底5为陶瓷绝缘衬底。其他实施例中,芯片1还可为GaN芯片、GaAs芯片;衬底5还可以为SiC衬底、Si衬底、蓝宝石衬底等。较优地,芯片的银层2厚度小于1μm,该银层厚度应保证其具有一定的抗压强度;衬底的银层4厚度小于10μm,该银层的厚度应保证其具有一定的抗压强度。步骤S2,预烧结过程:利用低温低压烧结工艺,将银薄膜3与芯片的银层2、衬底的银层4预烧结在一起,使芯片1、银薄膜3和衬底5联合成一个整体8。具体地,银薄膜3几乎不含有机成分,为纯银颗粒形成的薄膜,其厚度小于100μm。较优地,银薄膜3的厚度范围为20μm~80μm。银薄膜3的银颗粒可为微米级,也可以为纳米级。银薄膜3与芯片的银层2、衬底的银层4在低于材料熔点的温度下,产生颗粒间的吸附,通过银颗粒9传递迁移,将芯片1、银薄膜3和衬底5结合成一个整体8。且银薄膜3与芯片的银层2、衬底的银层4由同一种金属材料形成,因此,融合效果好,使得芯片1、银薄膜3和衬底5之间的粘结性能更好。通过预烧结过程,将银薄膜3与芯片1、衬底5粘结在一起,由于银薄膜3不含有机成分,大大降低了芯片1与衬底5之间的空洞率。另外,同一种金属的热膨胀系数一样,使得银薄膜3与芯片的银层2、衬底的银层4之间的热应力小,因此可适用于各种尺寸的芯片1。为保证芯片1与衬底5的粘接质量,传统的银胶或者银膏覆盖的面积会比芯片的尺寸大得多。本专利技术中在预烧结过程中,银薄膜3与芯片1的尺寸相匹配即可,而无需大于芯片1的尺寸,大大提高了银薄膜3的使用率,使得银薄膜3的使用率接近100%。相对于现有技术中可流动的银膏或银胶而言,本专利技术银薄膜3的形态固定且预烧结在衬底5和芯片1之间,避免芯片1的位置发生偏移,保证了芯片1位置的确定性,降低了由于芯片1位置不正确而导致的返工率,保证了后续封装过程的顺利进行。如图2所示,本实施例中,在贴片机中通过焊头11将银薄膜3与芯片的银层2预烧结在一起,并将烧结在芯片1上的银本文档来自技高网...

【技术保护点】
1.一种半导体器件的封装方法,其特征在于,包括:镀金属层过程:提供芯片和衬底,在所述芯片的其中一面镀上金属层,在所述衬底上与所述芯片预粘合的区域镀上金属层;预烧结过程:利用低温低压烧结工艺,将金属薄膜与所述芯片的金属层、所述衬底的金属层预烧结在一起,使所述芯片、所述金属薄膜和所述衬底联合成一个整体,所述金属薄膜、所述芯片的金属层和所述衬底的金属层由同一种金属材料形成;烧结过程:利用高温高压烧结工艺,烧结由所述芯片、所述金属薄膜和所述衬底预烧结而成的整体;引线封装过程:将烧结完成的所述芯片、所述金属薄膜和所述衬底连接至引线框架上;模封切筋过程:利用模封工艺对所述芯片、所述金属薄膜、所述衬底和所述引线框架进行模封,并对模封后的引线框架进行切筋,以得到半导体器件封装结构。

【技术特征摘要】
1.一种半导体器件的封装方法,其特征在于,包括:镀金属层过程:提供芯片和衬底,在所述芯片的其中一面镀上金属层,在所述衬底上与所述芯片预粘合的区域镀上金属层;预烧结过程:利用低温低压烧结工艺,将金属薄膜与所述芯片的金属层、所述衬底的金属层预烧结在一起,使所述芯片、所述金属薄膜和所述衬底联合成一个整体,所述金属薄膜、所述芯片的金属层和所述衬底的金属层由同一种金属材料形成;烧结过程:利用高温高压烧结工艺,烧结由所述芯片、所述金属薄膜和所述衬底预烧结而成的整体;引线封装过程:将烧结完成的所述芯片、所述金属薄膜和所述衬底连接至引线框架上;模封切筋过程:利用模封工艺对所述芯片、所述金属薄膜、所述衬底和所述引线框架进行模封,并对模封后的引线框架进行切筋,以得到半导体器件封装结构。2.根据权利要求1所述的封装方法,其特征在于,所述金属薄膜为银薄膜,所述芯片和所述衬底上镀的金属层均为银层;或者,所述金属薄膜为金薄膜,所述芯片和所述衬底上镀的金属层均为金层。3.根据权利要求1所述的封装方法,其特征在于,所述烧结过程在上模具和下模具中进行,所述上模具和所述下模具对由所述芯片、所述金属薄膜和所述衬底预烧结而成的整体进行施压和加热;所述上模具和所述下模具施加的压力大于15Mpa,加热的温度为200...

【专利技术属性】
技术研发人员:揭丽平周福鸣赵清清朱贤龙
申请(专利权)人:深圳赛意法微电子有限公司
类型:发明
国别省市:广东,44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1