集成路由组件以及采用集成路由组件的系统技术方案

用于一电子设备的一种路由组件具有多个连接器端口且各连接器端口包括连接于一根或者多根线缆的一第一连接器。线缆可直接在其第一端端接于第一连接器的端子且线缆可埋设于一路由基板。路由基板具有收容一芯片封装的一开口。线缆的第二端端接于设置于封装开口中的第二连接器且第二连接器进而连接于第三连接器，第三连接器连接于芯片封装。

【技术实现步骤摘要】
【国外来华专利技术】集成路由组件以及采用集成路由组件的系统相关申请本申请主张于2016年1月19日提交的美国临时专利申请US62/280411的优先权。
本专利技术概括而言涉及适合用于将高速信号从一芯片封装的芯片或者处理器以低损耗传输至背板和设备的高速数据传输系统，而更具体而言涉及适合用于集成连接器接口-芯片封装路由组件且直接连接于一芯片或者芯片封装的连接器。
技术介绍
电子设备(诸如路由器、服务器、交换机等)需要以高数据传输速度工作，以满足在许多终端用户设备中的对带宽和流模式音频及视频的传送日益提高的需求。这些设备使用信号传输线，信号传输线在安装于所述设备的一印刷电路基板(母基板)的一主要的芯片元件(诸如一ASIC、FPGA等)和安装于电路基板的连接器之间延伸。这些传输线为导电迹线，导电迹线形成为母基板一部分且在芯片元件和连接器之间延伸以提供一个或多个外部插头连接器和芯片元件之间的一连接。电路基板通常由公知的便宜的一材料FR4形成。虽然便宜，但熟知的是，FR4在以约6Gbps及更高的信号频率的高速信号传输线(例如迹线)中产生损耗。这些损耗随着频率增大而增大且因此使FR4材料用于约10Gbps及更高的频率的高速数据传输应用是不令人满意的。为了使用具有作为一损耗成本材料的优势的FR4材料，一设计者可能不得不利用各种主动(active)器件(诸如放大器和均衡器)且可能需要使用附加层。而损耗有时可以通过使用放大器、中继器以及均衡器修正，因此允许使用FR4材料，主动元件增加了制造电路基板的成本，其增加设备的最终成本。使用主动元件也使设计复杂化，因为需要另外的基板空间来收容主动元件。另外，使用主动元件的信号迹线的布线可能需要多次转向和转变。这些转向和转变往往减弱信噪比，因此负面地影响系统的信号完整性。用于电路基板的定制材料可用于减少这样的损耗，但是这些材料的价格增加了电路基板的以及由此使用它们的电子设备的成本。且即使采用更多的外来(exotic)材料，传输线的总体长度能超过阈值长度，此时损耗成为系统的问题。随着迹线长度接近10英寸及在长度上更长，能造成严重的损耗。除了电路基板有损耗之外，以实现整个传输线迹线的一致的阻抗且一低信号损耗的方式路由传输线迹线是困难的。通常，为了控制高速迹线路由设计中的阻抗，设计者必须利用电路基板的另外的层(高达约8至约16个另外的层之间)。这使电路基板的制造成本增加且使开发这种电路基板所需的设计时间增长。因此，现有的电路基板具有使设计(designaround)变得更加困难的物理限制。芯片(也称为晶粒(die))是这些路由器、交换机及其它设备的心脏。这些芯片典型地包括一处理器(诸如一专用集成电路(ASIC)和/或一现场可编程门阵列(FPGA))以及其它电路，且可通过导电焊料凸点或者其它方便的连接方式连接于一基板。芯片和基板组合形成一芯片封装。基板可包括连接于焊接球的微导孔或镀覆的通孔。如果使用焊接球，焊接球可提供一球栅阵列(BGA)结构，芯片封装通过球栅阵列能安装于一母基板。母基板包括形成于其中的多条迹线，多条迹线限定多条传输线，多条传输线可包括用于以高数据速率传输信号的差分信号对、与差分信号对相关的接地路径以及用于电源、时钟和逻辑信号以及其它器件的各种低数据速率传输线。这些迹线可从芯片封装路由至所述设备的I/O连接器(外部连接器连接于I/O连接器)，且也可从芯片封装路由至一背板连接器以使得所述设备连接于一总系统(诸如一网络服务器等)。芯片能力已经增加到可以支持25Gbps及更高的数据速率的程度。这导致信号频率可以大于12GHz。因此变得难以在电路基板和背板中充分地设计信号传输线以满足高速应用所需的串扰和损耗要求，特别是同时要保持合理成本。结果，某些人群将赏识路由器、交换机以及其它设备的系统设计上的进一步改进。
技术实现思路
本专利技术因此涉及一路由组件，其作为一独立元件安装在一电子设备的壳体中且提供从一芯片封装直接引导的多个数据传输通道。传输通道采用受一路由基板支撑的线缆的形式且线缆可在其近端以仿效(emulate)线缆有序的几何形状的方式端接于导线对基板式连接器。路由组件可具有一L形结构，其包括水平延伸的一托盘，且还包括可沿一主设备的一对接面支撑一阵列的连接器端口的一对侧支撑部。这些连接器端口可包括保持在壳体中限定连接器端口的线缆引导(direct)连接器。连接器端口收容相对的、与其它设备相关的对接连接器且将连接于主设备。连接器、连接器端口、线缆和/或芯片封装可集成到路由组件中作为一独立元件，从而路由组件可作为一集成单元容易地插入到电子设备中。托盘可设置在主设备的母基板的上方或下方。托盘可由一绝缘性(dielectric)的材料形成且可以优选将在与芯片封装相对的线缆的近端定位的方式来固持线缆。线缆一旦连接于芯片封装，线缆就限定芯片封装和外部连接器接口之间的高速信号传输通道，消除了在电路基板上路由传输通道的需要、减少了电路板路由固有的损耗问题。托盘可支撑作为整个组件的一部分的芯片封装，或者它可只支撑线缆，同时基板连接器在线缆的近端而用于连接于芯片封装的接触件。托盘包括一封装开口，封装开口可定位成与母基板上的一芯片封装相对。通过这种方式，封装开口围绕且收容芯片封装。芯片封装可包括多个接触件，诸如以沿芯片/芯片封装的缘部成阵列的且与芯片收容开口对齐的一BGA(球栅阵列)的形式。附图说明本专利技术通过举例示出但不限于附图，在附图中类似的附图标记表示类似的部件，且在附图中：图1是一常规电子设备的内部的一立体图，其中一芯片封装就位在一母基板上；图1A是图1的电子设备的一示意剖面图，示出电路基板是如何用于路由设备的芯片封装和外部连接器接口之间的信号传输通道；图2是本专利技术的一路由组件就位在一母基板下方的一立体图，且其中，芯片封装在其上具有一散热器；图2A是和图2相同的视图，但是是从后面观察；图2B是图2的路由组件的一示意剖面图，示出线缆如何埋设在路由基板中，以用于在组件的一芯片封装基板和外部连接器接口之间路由信号传输通道；图3是路由组件就位在一主设备母基板下方且从下方接触芯片封装的一立体图；图3A是图3的路由组件的一部分的一放大示意图，示出本专利技术的一系列导线对基板连接器，其中为了清楚起见它们对应的插座移除且将线缆连接于主设备的芯片封装；图4是本专利技术的一导线对基板连接器组件的一立体图，其将九根线缆对接到一芯片封装或者一芯片封装基板的下侧；图4A是沿图4的线A-A作出的连接器组件的一前视图；图5是图4的连接器组件的一分解图；图5A是沿图5的线A-A作出的插座连接器部端子的底部就位在芯片封装基板的一表面上的一平面图；图5B是其中一组端子连同芯片封装基板的接触件就位的一放大细节图；图5C是与图5A相同的视图，但是其中移除端子以示出芯片封装基板的接触件；图6是图4的连接器组件的插座部就位在芯片封装基板上的一立体图；图6A是沿图6的线A-A作出的连接器组件的一侧视图；图6B是沿图6的线B-B作出的连接器组件的插座部的一平面图；图6C是图6的连接器组件的插座部的一个差分信号传输通道的一放大细节图；图7是与图6相同的视图，但是其中为了清楚起见移除其一近端壁；图7A是沿图7的线A-A作出的连接器组件的插座部的一前视图；图8是图4的连接本文档来自技高网...

【技术保护点】
1.一种集成路由组件，包括：多个连接器端口，设置于一前面；多个第一连接器，设置于所述多个连接器端口，各第一连接器包括多个第一端子；一路由基板，从所述多个连接器端口延伸至一第一缘部；多根线缆，设置于所述路由基板，各线缆具有在一第一端和一第二端之间延伸的一对导体，各线缆还包括一加蔽导线，所述多个第一端连接于所述多个第一端子，其中多根线缆连接于各第一连接器；多个第二连接器，连接于所述多根线缆的第二端且相邻设置于所述第一缘部，各第二连接器包括一第一对信号端子以及一第一接地端子，所述一对信号端子连接于所述一对导体且所述接地端子连接于所述加蔽导线；至少一个第三连接器，与一芯片封装通信且相邻所述芯片封装设置，所述至少一个第三连接器具有与所述多个第二连接器中的各第二连接器关联的一第二对信号端子以及一第二接地端子。

【技术特征摘要】
【国外来华专利技术】2016.01.19 US 62/280,4111.一种集成路由组件，包括：多个连接器端口，设置于一前面；多个第一连接器，设置于所述多个连接器端口，各第一连接器包括多个第一端子；一路由基板，从所述多个连接器端口延伸至一第一缘部；多根线缆，设置于所述路由基板，各线缆具有在一第一端和一第二端之间延伸的一对导体，各线缆还包括一加蔽导线，所述多个第一端连接于所述多个第一端子，其中多根线缆连接于各第一连接器；多个第二连接器，连接于所述多根线缆的第二端且相邻设置于所述第一缘部，各第二连接器包括一第一对信号端子以及一第一接地端子，所述一对信号端子连接于所述一对导体且所述接地端子连接于所述加蔽导线；至少一个第三连接器，与一芯片封装通信且相邻所述芯片封装设置，所述至少一个第三连接器具有与所述多个第二连接器中的各第二连接器关联的一第二对信号端子以及一第二接地端子。2.如权利要求1所述的集成路由组件，其中，所述多根线缆埋设于所述路由基板中且所述路由基板是导电性的。3.如权利要求1所述的集成路由组件，其中，所述第三连接器具有一栅格结构的一绝缘的基座，栅格结构包括多个主壁部和多个辅壁部。4.如权利要求3所述的集成路由组件，其中，所述多个第二连接器各具有一基座，所述基座具有与所述辅壁部对准的一插槽。5.如权利要求3所述的集成路由组件，其中，所述辅壁部比所述主壁部短。6.如权利要求1所述的集成路由组件，其中，在介于12-25GHz之间的一信号频率下，插入损耗小于一FR4电路基板的...

【专利技术属性】
技术研发人员：布瑞恩·基斯·劳埃德，格雷戈里·B·沃兹，艾曼·伊萨克，肯特·E·雷尼尔，布鲁斯·A·瑞德，
申请(专利权)人：莫列斯有限公司，
类型：发明
国别省市：美国,US